ナノスケールMOSFET中の量子効果と高性能デバイスへの応用に関する研究

纳米MOSFET量子效应研究及其在高性能器件中的应用

基本信息

批准号：
04J10774
负责人：
筒井元
金额：
$ 1.22万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2004
资助国家：
日本
起止时间：
2004 至 2006
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-04J10774/
关键词：
量子効果 SOI MOSFET 移動度しきい値電圧基板面方位基板バイアス極薄SOI

项目摘要

本研究の目的は,量子効果を積極的に利用し,極薄チャネルSOI MOSFETの高性能化をはかることである.本研究では,電流駆動力の向上,低消費電力化,特性ばらつきの低減という3つの重要なデバイス特性を改善する方法を提案し,実験的に検証した.これらの結果は,今後10年以内に量産されると予想されるサブ20nm MOSFETを実現する上で重要な技術である.電流駆動力の向上に関しては,SOI膜厚が6nm以下の領域において基板面方位(110)pMOSFETはこれまでに報告されている他のデバイスと比較して正孔移動度が最高の値となることを示した.サブバンド変調による移動度増加,基板垂直方向の有効質量が大きいことによる膜厚ゆらぎ散乱の抑制が移動度向上の物理的起源である.また,(110)ダブルゲートnMOSFETは,SOI膜厚5nmにおいて電子移動度が向上することを示した.移動度向上の物理的起源は電界緩和による表面ラフネス散乱の低減にある.さらに,移動度の値から遅延時間を見積もり比較した結果,(100)面上に<110>方向に作製したFinFETが将来もっとも有望なデバイス構造であることを示した.低消費電力化に関しては,SOI膜厚を薄膜化するほど調整範囲が増大することを述べ,古典的な効果と量子力学的な効果の2つが共存することを示した.量子力学的な効果によるしきい値電圧調整範囲増大の起源は量子閉じ込め効果によってフロント,バック両界面の基底準位が上昇することによるものであることを示した.特性ばらつきの低減に関しては,SOI層の薄膜化に伴いしきい値電圧ばらつきが大きくなることを示し,また,しきい値ばらつきは基板バイアスを印加することによって抑制可能であることを示した.これは,基板バイアスによる量子閉じ込め効果がSOI膜厚の厚いデバイスに対してより強く働くことを利用した手法である。

本研究的目的是积极利用量子效应来提高超薄沟道SOI MOSFET的性能，我们提出并通过实验验证了一种提高三个重要器件性能的方法。这是实现MOSFET的重要技术。在提高电流驱动功率方面，在SOI膜厚为6nm以下的区域，具有衬底平面的(110)pMOSFET优于迄今为止报道的其他器件。结果表明，当空穴迁移率达到最高值时另外，(110)双栅极nMOSFET显示，当SOI膜厚度为5nm时，电子迁移率提高。迁移率提高的物理根源是由于电场弛豫导致的表面抑制。此外，作为估计的结果。并根据迁移率值比较延迟时间，在<110>方向的（100）面上制作的FinFET为我们已经证明这是迄今为止最有前途的器件结构，关于更低的功耗，我们指出SOI膜厚度越薄，调节范围就越大，并且经典效应和量子力学效应都很重要。量子力学效应导致的阈值电压调节范围的增大是由于量子限制效应导致前后界面的接地电平增大。关于特性偏差的减少，可知随着SOI层变薄，阈值电压偏差增大，通过施加基板偏压可以抑制阈值电压偏差。这是利用量子效应的方法。衬底偏压引起的限制效应对具有厚 SOI 薄膜的器件的影响更为强烈。