超低消費電力向け微細MOSトランジスタの研究

超低功耗微型MOS晶体管研究

• 批准号: 02F02821
• 负责人: 平本 俊郎
• 金额: $ 0.38万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2002
• 资助国家: 日本
• 起止时间: 2002 至 2004
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-02F02821/
• 关键词: 半導体; シリコンMOSFET; 短チャネル効果; 完全空乏型SOI MOSFET; しきい値電圧; サブスレッショルド係数; 特性長; 基板バイアス

本研究では、ゲート長10nmスケールの超低消費電力MOSトランジスタを実現するために、ナノスケールMOSFETの正確な短チャネル効果の解析的モデリングを行った。本年度は、昨年度のバルクMOSFETに引き続いて,完全空乏型SOI MOSFETにおける短チャネル効果に着目し、しきい値電圧の劣化、サブスレッショルド係数の劣化、および基板バイアス係数の劣化について解析的な検討を行った。完全空乏型SOI MOSFETのしきい値電圧に関しては、従来からよく研究されているが、基板バイアス係数の解析および、サブスレッショルド係数と基板バイアス係数の関係の解析は、本研究が世界で初めての成果である。具体的には、短チャネルの完全空乏型SOI MOSFETにおける基板バイアス係数を解析的求め、これをシミュレーション結果と比較して解析の妥当性を確認した。次に、長チャネルのMOSFETで知られているサブスレッショルド係数と基板バイアス係数の関係を短チャネルに拡張し、両者の関係の一般的な数式を導いた。この関係もシミュレーションにより確認し、その有効性を実証した。これらの結果は、完全空乏型SOI MOSFETに基板バイアスを印加して超低消費電力デバイスを実現する上で、極めて重要なデバイス設計指針を与えるものである。

在这项研究中，为了实现具有10nm栅极长度的超低功耗MOS晶体管，对纳米级MOSFET的准确短通道效应进行了分析模型。今年，在去年的批量MOSFET之后，重点是全面交流的SOI MOSFET的短频道效应，对阈值电压恶化的分析检查，亚晶型系数的恶化以及底物偏置偏置系数的降低。 ta。尽管已经对完整的空soi mosfet的完整功率电压进行了充分的研究，但董事会偏置系数的分析以及对基板系数与董事会偏置系数之间关系的分析是这项研究中世界上第一个成就。 这是。具体而言，分析了短通道的全空SOI MOSFET中的底物偏置系数，并与模拟结果相比，确认了分析的有效性。接下来，将长频道MOSFET中已知的底物系数与底物偏置系数之间的关系扩展到一个短通道，从而导致两者之间关系的一般公式。模拟也证实了这种关系，并证明了其有效性。这些结果是将底物偏置应用于完整的空SOI MOSFET以实现超低功耗设备的极其重要的设备设计指南。