高・強誘電体膜を用いた極低電圧・超低消費電力FET,及び高性能新機能素子の開発

采用高性能铁电薄膜和高性能新功能器件开发超低压、超低功耗FET

基本信息

批准号：
13025213
负责人：
平本俊郎
金额：
$ 53.89万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research on Priority Areas
财政年份：
2001
资助国家：
日本
起止时间：
2001 至 2003
项目状态：
已结题

项目摘要

低電圧で動作する超低消費電力・高性能論理デバイスおよび高機能を有する強誘電体ゲートFETの検討を行った。論理デバイスでは、完全空乏型のSOI MOSFETに基板バイアス効果を適用することにより、超低消費電力と高速性を実現する方策について検討した。SOI MOSFETにおいてしきい値電圧を有効に変化させる方法として、基板バイアス係数可変MOSFETという全く新しいデバイスを提案した。埋込酸化膜直下の空乏層の伸縮を利用して、動作時には基板バイアス係数を小さくして高速動作を可能とし、待機時には基板バイアス係数を大きくして待機時電流を抑制する。デバイスシミュレーションの結果、このデバイスが予想通り動作することを確認した。また、実験により、基板バイアス係数が実際に変化していることを確認した。一方、強誘電体ゲートFETは、集積回路の機能を高め、その機能を不揮発性化することができる。本年度は特性改善に関して取り組み、強誘電体膜とシリコン基板との間に挿入するバッファ層にハフニウム酸化膜を用いることにより、データ保持期間を10日以上に長くすることができた。また、このデバイスを不揮発性ラッチ回路に用いる場合の最適回路構成について検討し、CMOSインバータの個々のFETに強誘電体キャパシタを配置するよりも、両FETの入力を一体化したインバータ回路としての入力端子に強誘電体キャパシタを接続する方が回路の安定性を高められることを明らかにした。さらに、この回路を実際に作製して動作の検証を行った。

检查在低压下运行的超低功率，高性能的逻辑设备，以及具有高功能的亚属电力门FET。在逻辑设备中，我们通过将底物偏置效应应用于完整的SOI MOSFET，检查了实现超低功率和高速的措施。作为有效改变SOI MOSFET兴奋电压的一种方法，提出了一种称为底物偏置系数MOSFET的全新设备。利用嵌入式氧化物膜下方的空层的膨胀和收缩，底物偏置系数会降低，以通过增加板偏置系数来减少板的控制，并且底物偏置系数增加，并且等待电流是被压制。由于设备仿真，已确认该设备可以按预期工作。此外，该实验证实了板偏置系数实际上正在改变。另一方面，FET可以增强集成电路的功能并指示其功能。今年，通过改善特征并使用氧化膜膜进行插入的缓冲层和硅基底物之间的缓冲层，可以通过改善特征和使用氧化物膜来增加数据保留期。此外，请检查当该设备用于非挥发性闩锁电路时，请检查最佳电路配置，并将输入作为逆变器电路集成为逆变器电路，而不是将两个FET集成而不是将民间容量电容器放在CMOS逆变器的单个FET上。已经揭示了将发酵容量的电容与端子连接起来可以增强电路的稳定性。此外，实际上创建了该电路以验证操作。