MOS構造を有する単一電子デバイスの作成とそのCMOSチップへの集積化の研究

MOS结构单一电子器件的制作及其集成到CMOS芯片中的研究

基本信息

批准号：
09233211
负责人：
平本俊郎
金额：
$ 1.73万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research on Priority Areas
财政年份：
1997
资助国家：
日本
起止时间：
1997 至无数据
项目状态：
已结题

项目摘要

本研究の目的は,Si単一電子デバイスを将来の超低消費電力デバイスととらえ,従来のVLSl M0Sデバイスと単一電子デバイスが将来同一チップ上に集積する技術を確立することてある.単一電子デバイスは,電子1個で動作する究極のデバイスであり,従来,金属や化合物半導体で研究が行われてきた.本研究では,既存のVLSIとの融合と共存を考慮して,シリコンで単一電子デバイスの試作評価を行った.本年度の成果は以下の通りである.(1)VLSIプロセスと互換性のあるプロセスを用いて,リソグラフィ限界を越えたポイントコンタクト構造を作製する技術を開発した.狭窄された部分の最小線幅は10nm以下,長さは約10nmである.(2)このプロセスを用いて極微細MOSFETを作製し,室温において単一電子トンネルによるクーロンブロッケード振動を観測すること成功した.(3)本デバイスを詳細に評価した結果,チャネルは1個のドットからなることを明らかにした.また,単一電子現象に加え,共鳴トンネル現象などの量子効果も起こっていることを明らかにし,ドット中の量子レベルと測定結果から求めることに成功した.(4)求めた充電エネルギーは約60meV,量子エネルギーは約30meV,ドットサイズは約6nmであった.(5) シリコン微結晶と用いた単一電子メモリの試作にも成功した.これらのデバイスとメモリは集積化に適していることを明らかにし,単一電子デバイスをVLSIチップに集積するための基礎検討を行った.

本研究的目的是将硅单电子器件视为未来的超低功耗器件，并未来有可能建立将M0S器件和单电子器件集成在同一芯片上的技术。单电子器件是用单电子运行的终极器件，并且已在金属和化合物半导体中进行了研究。研究中，我们考虑与现有 VLSI 的集成和共存，以及我们使用Recon对单个电子器件进行了原型评估。今年的结果如下：（1）使用与VLSI工艺兼容的工艺制造超出光刻极限的点接触结构的技术。缩颈部分的宽度小于10 nm，长度为(2) 利用该工艺，我们制造了超细 MOSFET，并成功观察到了室温下单电子隧道效应引起的库仑阻塞振荡。 (3) 通过对该器件的详细评估，我们发现沟道由以下部分组成。一点。另外，除了单电子现象之外，我们还发现了共振隧道效应等量子效应，并根据点中的量子能级和测量结果成功地确定了它们（4）确定的充电能量约为60meV，a。量子效应能量约为30 meV，点尺寸约为6 nm。(5)我们还成功地使用硅微晶生产了原型单电子存储器。我们证明了这些器件和存储器适合集成，并对将单电子器件集成到Ta芯片中进行了基础研究。