超低消費電力向け微細MOSトランジスタの研究

超低功耗微型MOS晶体管研究

• 批准号: 02F00821
• 负责人: 平本 俊郎
• 金额: $ 0.83万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2002
• 资助国家: 日本
• 起止时间: 2002 至 2004
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-02F00821/
• 关键词: 半導体; シリコンMOSFET; 短チャネル効果; 完全空乏型SOI MOSFET; しきい値電圧; サブスレッショルド係数; 特性長; ダブルゲートMOSFET

本研究では、ゲート長10nmスケールの超低消費電力MOSトランジスタを実現するために、ナノスケールMOSFETの正確な短チャネル効果の解析的モデリングを行っている。本年度は、バルクMOSFETにおける短チャネル効果に着目し、しきい値電圧の劣化、サブスレッショルド係数の劣化、および基板バイアス係数の劣化について解析的な検討を行った。しきい値電圧に関しては、従来からよく研究されているが、基板バイアス係数の解析および、サブスレッショルド係数と基板バイアス係数の関係の解析は、本研究が世界で初めての成果である。具体的には、短チャネルのバルクMOSFETにおける基板バイアス係数を解析的求め、これをシミュレーション結果と比較して解析の妥当性を確認した。次に、長チャネルのMOSFETで知られているサブスレッショルド係数と基板バイアス係数の関係を短チャネルに拡張し、両者の関係の一般的な数式を導いた。この関係もシミュレーションにより確認し、その有効性を実証した。これらの結果は、バルクMOSFETに基板バイアスを印加して長低消費電力デバイスを実現する上で、極めて重要なデバイス設計指針を与えるものである。どうようの解析を完全空乏型SOI MOSFETについても進めている。

在这项研究中，为了实现具有10nm栅极长度的超低功率消耗MOS晶体管，进行了对纳米级MOSFET准确短通道效应的分析建模。今年，着重于批量MOSFET的短通道效应，我们在分析检查了电压电压的恶化，取代系数的恶化以及底物偏置系数的恶化。尽管长期研究了电压电压，但这项研究是分析底物偏置系数和底物系数和底物偏置系数的第一个结果。具体而言，分析了短通道大量MOSFET的底物偏置系数，并与模拟结果相比，确认了分析的有效性。接下来，将长频道MOSFET中已知的底物系数与底物偏置系数之间的关系扩展到一个短通道，从而导致两者之间关系的一般公式。模拟也证实了这种关系，并证明了其有效性。这些结果是将基板偏置应用于散装MOSFET的非常重要的设备设计指南，以实现长而低的动力设备。我们还在整个空的SOI MOSFET上促进什么样的分析。

项目成果

Anil Kumar, Toshiharu Nagumo, Gen Tsutsui, T. Hiramoto: "Analytical Expression of Body Factor in Short Channel Bulk MOSFETs"2003 International Semiconductor Device Research Symposium (ISDRS), Washington DC, USA. 476-477 (2003)

Anil Kumar、Toshiharu Nagumo、Gen Tsutsui、T. Hiramoto：“短沟道大容量 MOSFET 中体因子的分析表达”2003 年国际半导体器件研究研讨会 (ISDRS)，美国华盛顿特区。