Der Tunneltransistor in matrixförmigen Schaltungen und Sensoren

矩阵电路和传感器中的隧道晶体管

基本信息

项目摘要

Mit den neuen Bauelementen aus der Forschergruppe, dem vertikalen MOSFET, double-Gate-MOSFET und Esaki-Tunneltransistor, sollen Grundschaltungen für digitale, analoge und Speicherfunktionen in ULSI-Bausteinen entworfen werden. Dazu gehört die Entwicklung der Schaltungssimulation mit diesen Bauelementen und die Untersuchung der Robustheit gegenüber Parameterschwankungen. Für vertikale MOSFETs und Dual Gate-Transistoren müssen neue Anschlußtopologien entwickelt werden. Der Vergleich derparasitären Einflüsse verschiedener Transistor-Konstruktionen auf die Schaltungen wird zur Bauelementeoptimierung, besonders im Kompromiß von kleinen Kapazitäten und niedrigem Anschlußwiderstand, herangezogen. Für den Esaki-Tunneltransistor gibt es noch keine Schaltungstechnik. Die direkte Koppelung von Bauelement- und Schaltungsentwicklung in der Gruppe ermöglicht die frühzeitige Erforschung neuer Schaltungsanordnungen und dieGesamtoptimierung von Bauelement- und Schaltungseigenschaften hinsichtlich Schalteigenschaften, Verlustleistung und Robustheit. Die für hochintegrierte Schaltungen wesentliche Möglichkeit einer Komlementärtechnik mit n- und p-leitenden Transistoren soll von Beginn an berücksichtigt werden.
mit den neuueLementen aus der forschergruppe,dem vertikalen mosfet,双mosfet和esaki-tunneltranstor,sollen ngenfürdigitale,模拟KompromißvonKapazitätenKapazitäten,Undrigem Anschluwiderstand,Herangezogen。麻省理工学院n-dund p-p-p-p-leitenden transistoren soll von beginn an anberücksichtigt沃登。

项目成果

期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

Professorin Dr. Doris Schmitt-Landsiedel其他文献

Professorin Dr. Doris Schmitt-Landsiedel的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('Professorin Dr. Doris Schmitt-Landsiedel', 18)}}的其他基金

Design of Circuits and Systems for Nonvolatile Nanomagnetic Logic
非易失性纳米磁逻辑电路和系统设计
  • 批准号:
    229838035
  • 财政年份:
    2013
  • 资助金额:
    --
  • 项目类别:
    Research Grants
Analog circuits with time varying parameters caused by device aging and gate currents: modelling of impact on circuit behaviour; assessment and development of countermeasures.
由器件老化和栅极电流引起的参数随时间变化的模拟电路:对电路行为影响的建模;
  • 批准号:
    191845808
  • 财政年份:
    2011
  • 资助金额:
    --
  • 项目类别:
    Research Grants
3D Integration of Nonvolatile Nanomagnetic Logic
非易失性纳米磁性逻辑的 3D 集成
  • 批准号:
    114933698
  • 财政年份:
    2009
  • 资助金额:
    --
  • 项目类别:
    Research Grants
Kompensation von On-Chip Parameterschwankungen durch lokale Spannungsanpassung aufgrund von in-situ Verzögerungsmessungen in integrierten CMOS Schaltungen
基于集成 CMOS 电路中的原位延迟测量,通过本地电压调整来补偿片上参数波动
  • 批准号:
    72373842
  • 财政年份:
    2008
  • 资助金额:
    --
  • 项目类别:
    Research Grants
Senkung der Verlustleistung in energierückgewinnender Logik durch abschaltbare Spannungsversorgung
通过可开关电源减少能量恢复逻辑中的功率损耗
  • 批准号:
    60699735
  • 财政年份:
    2007
  • 资助金额:
    --
  • 项目类别:
    Research Grants
Zentrale Dienste
中央服务
  • 批准号:
    5272664
  • 财政年份:
    2000
  • 资助金额:
    --
  • 项目类别:
    Research Units
Niederohmige, elektromigrationsfeste Silberstrukturen für die Mikroelektronik
用于微电子学的低电阻、抗电迁移银结构
  • 批准号:
    5272462
  • 财政年份:
    2000
  • 资助金额:
    --
  • 项目类别:
    Research Units
Analysis and optimization of parametric yield for low-power circuits
低功耗电路参数良率分析与优化
  • 批准号:
    5173702
  • 财政年份:
    1999
  • 资助金额:
    --
  • 项目类别:
    Priority Programmes

相似国自然基金

新型二维范德瓦尔斯体系及其隧道晶体管的输运性能研究
  • 批准号:
  • 批准年份:
    2020
  • 资助金额:
    24 万元
  • 项目类别:
    青年科学基金项目
基于掩埋隧道结与亚波长光栅的晶体管型VCSEL的研究
  • 批准号:
    11804159
  • 批准年份:
    2018
  • 资助金额:
    25.0 万元
  • 项目类别:
    青年科学基金项目
基于栅极调控的隧穿二极管结构的二维半导体薄膜水平异质结隧道场效应晶体管
  • 批准号:
    61674152
  • 批准年份:
    2016
  • 资助金额:
    65.0 万元
  • 项目类别:
    面上项目
单层二维有机共价薄膜的超高真空表面在位合成及其器件应用
  • 批准号:
    21673118
  • 批准年份:
    2016
  • 资助金额:
    65.0 万元
  • 项目类别:
    面上项目
InP基RTD/HBT量子单片微波集成电路关键技术研究
  • 批准号:
    60676062
  • 批准年份:
    2006
  • 资助金额:
    30.0 万元
  • 项目类别:
    面上项目
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了