Analog circuits with time varying parameters caused by device aging and gate currents: modelling of impact on circuit behaviour; assessment and development of countermeasures.

由器件老化和栅极电流引起的参数随时间变化的模拟电路：对电路行为影响的建模；

基本信息

批准号：
191845808
负责人：
Professorin Dr. Doris Schmitt-Landsiedel
金额：
--
依托单位：
Lehrstuhl für Schaltungsentwurf
依托单位国家：
德国
项目类别：
Research Grants
财政年份：
2011
资助国家：
德国
起止时间：
2010-12-31 至 2015-12-31
项目状态：
已结题

来源：
https://gepris.dfg.de/gepris/projekt/191845808?language=en
关键词：
Analog circuits time varying parameters

项目摘要

In der analogen Schaltungstechnik gibt es eine Fülle von erprobten Maßnahmen, um Variationen wie Offset, Temperatur- und Spannungsschwankungen zu begegnen. In neuen CMOS-Technologien tauchen jedoch aufgrund der fortschreitenden Skalierung neue Effekte auf, die zeitabhängige Parameterdriften mit sehr unterschiedlichen Zeitkonstanten und statistischen Variationen verursachen. So hat die durch Spannungs- und Temperatur-Stress (Bias Temperature Stress BTS) verursachte Einsatzspannungsdrift einen quasi-statischen Anteil mit Zeitkonstanten von Tagen oder Monaten und einen relaxierenden Anteil mit Änderungen im Mikrosekunden- bis Sekundenbereich. Gate-Ströme bewirken eine zeitliche Veränderung von Gate-Ladungen und stellen besonders für ladungsspeichernde Knoten in Schalter-Kondensator-Schaltungen ein Problem dar. Im Gegensatz zur üblichen numerischen Simulation wollen wir formale Modelle für den Einfluss dieser Effekte auf Analogschaltungen entwickeln, um ihre kombinierten Auswirkungen zu untersuchen. Daraus wollen wir Methoden und Teststrukturen für ihre Charakterisierung ableiten sowie Gegenmaßnahmen wie Kalibierung, Kompensation und Fehlerkorrektur bewerten und neue Maßnahmen entwickeln. In einem mit besonderem Risiko behafteten Teil des Projekts wollen wir die Möglichkeit untersuchen, durch absichtlichen Stress Schaltungseigenschaften z.B. zur Offset-Korrektur zu verändern oder Schaltungen vor Inbetriebnahme künstlich zu altern.

在der Analtogen schaltungstechnik中ungs- und weverator surper（偏置温度应力BT）versachte einsatzspannungsdrift einen quasi-stateischen mit zeitkonstanten von von tagen oder monaten und laseierenden im mikrosekunden- mikrosekunden- bis bis sekundenbereich。 -schartungen ein问题dar Wollen wir型模型fürdieser effexte auf auf auf auf auf auf auf auf kombinierten jungen zu untersuchen untersuchen。 Inem Mit Besonderem Risiko Behaften Teil des Schaltungseigenschaften Z.B. Offset-Korrektur ZuVerändernoder schaltungen vorinbetriebnahmeKünstlichZu替代。

项目成果

期刊论文数量（2）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

In situ measurement of aging-induced performance degradation in digital circuits

数字电路中老化引起的性能下降的原位测量

DOI：
10.1109/ets.2016.7519285
发表时间：
2016
期刊：
2016 21th IEEE European Test Symposium (ETS)
影响因子：
0
作者：
N. P. Aryan;C. Funke;J. Barsgfrede;C. Yilmaz;D. Schmitt-Landsiedel;G. Georgakos
通讯作者：
G. Georgakos

Modeling of NBTI-recovery effects in analog CMOS circuits

模拟 CMOS 电路中 NBTI 恢复效应的建模