Variation and Defect Aware Design of Integrated Circuits

集成电路的变化和缺陷感知设计

基本信息

批准号：
19300010
负责人：
ONODERA Hidetoshi
金额：
$ 12.23万
依托单位：
Kyoto University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (B)
财政年份：
2007
资助国家：
日本
起止时间：
2007 至 2009
项目状态：
已结题

项目摘要

We have investigated on a design method that improves manufacturability and tolerance to variation as well as a method for compensating variation and defects. Simplification and regularity enhancement of layout patterns the effect of simplified and regularity-enhanced layouts have been quantitatively examined by simulation and real chip measurements. Vulnerability of FF timing characteristics under within-die variation has been pointed out and variation-tolerant design of FFs is proposed. On-chip monitor circuits for the estimation of die-to-die variation has been also developed.

我们已经研究了一种设计方法，该方法可提高对变异的生产性和耐受性，以及一种补偿变异和缺陷的方法。布局模式的简化和规律性增强了简化和规律性增强布局的效果已通过模拟和实际芯片测量进行了定量检查。已经指出了FF定时特征的脆弱性，并已指出了FF的变异耐受性设计。还已经开发了用于估计死对DIE变化的片上监测电路。

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

Effect of Regularity-Enhanced Layout on Variability and Circuit Performance of Standard Cells

规则性增强布局对标准单元可变性和电路性能的影响

DOI：
发表时间：
2010
期刊：
IPSJ Trans.System LSI Design Methodology 3
影响因子：
0
作者：
H.Sunagawa;H.Terada;A.Tsuchiya;K.Kobayashi;H.Onodera
通讯作者：
H.Onodera

Statistical Gate Delay Model for Multiple Input Switching

多输入切换的统计门延迟模型

DOI：
发表时间：
2009
期刊：
IEICE Transactions on Fundamentals vol.E92-A,no.12
影响因子：
0
作者：
Takayuki Fukuoka;Akira Tsuchiya;Hidetoshi Onodera
通讯作者：
Hidetoshi Onodera

Characterization of WID Delay Variability Using RO-array Test Structures

使用 RO 阵列测试结构表征 WID 延迟变化

DOI：
发表时间：
2009
期刊：
影响因子：
0
作者：
Hidetoshi Onodera;Haruhiko Terada
通讯作者：
Haruhiko Terada

統計的遅延解析における遅延分布間の最大値計算手法

统计时延分析中时延分布间最大值的计算方法

DOI：
发表时间：
2007
期刊：
影响因子：
0
作者：
寺田晴彦;福岡孝之;土谷亮;小野寺秀俊
通讯作者：
小野寺秀俊

Manufacturability-Aware Design of Standard Cells

标准单元的可制造性设计

DOI：
发表时间：
2008
期刊：
IEICE Transactions on Electronics E90-A
影响因子：
0
作者：
Hirokazu Muta;Hidetoshi Onodera
通讯作者：
Hidetoshi Onodera

DOI：
{{ item.doi }}
发表时间：
{{ item.publish_year }}
期刊：
{{ item.journal_name }}
影响因子：
{{ item.factor }}
作者：
{{ item.authors }}
通讯作者：
{{ item.author }}

数据更新时间：{{ journalArticles.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ monograph.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ sciAawards.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ conferencePapers.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ patent.updateTime }}

ONODERA Hidetoshi其他文献

Supply and Threshold Voltage Scaling for Minimum Energy Operation over a Wide Operating Performance Region

电源和阈值电压调节，可在较宽的工作性能范围内实现最低能耗运行

DOI：
10.1587/transfun.2020kep0013
发表时间：
2021
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
0
作者：
SONODA Shoya;SHIOMI Jun;ONODERA Hidetoshi
通讯作者：
ONODERA Hidetoshi

Approximation-Based System Implementation for Real-Time Minimum Energy Point Tracking over a Wide Operating Performance Region

基于近似的系统实现，可在广泛的运行性能区域内进行实时最小能量点跟踪

DOI：
10.1587/transfun.2022vlp0006
发表时间：
2023
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
0
作者：
SONODA Shoya;SHIOMI Jun;ONODERA Hidetoshi
通讯作者：
ONODERA Hidetoshi

On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing

利用混合内存结构进行近阈值计算的片上高速缓存架构

DOI：
10.1587/transfun.e102.a.1741
发表时间：
2019
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
0
作者：
XU Hongjie;SHIOMI Jun;ISHIHARA Tohru;ONODERA Hidetoshi
通讯作者：
ONODERA Hidetoshi

A Synthesis Method Based on Multi-Stage Optimization for Power-Efficient Integrated Optical Logic Circuits

一种基于多级优化的低功耗集成光逻辑电路综合方法

DOI：
10.1587/transfun.2020kep0018
发表时间：
2021
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
0
作者：
MATSUO Ryosuke;SHIOMI Jun;ISHIHARA Tohru;ONODERA Hidetoshi;SHINYA Akihiko;NOTOMI Masaya
通讯作者：
NOTOMI Masaya