システムLSI設計を支援するブロックレベルタイミング制御方式に関する研究

支持系统LSI设计的块级时序控制方法研究

基本信息

批准号：
12750368
负责人：
中武繁寿
金额：
$ 1.34万
依托单位：
The University of Kitakyushu
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1999
资助国家：
日本
起止时间：
1999 至 2001
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-12750368/
关键词：
VLSI設計システムLSI フロアプラン配置設計タイミング階層設計 2次元パッキング階層制約 VLSI配置設計ビィルディング・ブロックタイミング設計 SEQ-PAIR 分割クロック木合成配置制約

项目摘要

本研究では、システムLSIを階層設計行う際に、ブロックレベルのタイミング制御を可能にするフロアプラン手法の提案とその効果の実証を行った。提案手法としては、(1)階層情報のブロック位相的な位置制約への変換手法、(2)この位置制約を満たすフロアプランの最適化手法、にまとめられる。(1)においては、階層分割により同グルーブに属するブロックの配置近傍度と全体チップの面積におけるトレードオフをバランスさせること、(1)の制約と(2)最適化を首尾一貫させること、に注力した。これらのことを、ブロック配置を符号化したシーケンスペア上で制約を表現することにより、配置の柔軟性と配置近傍性を両立させ、シーケンスペアを用いた最適化手法の導入することにより可能にした。また、(2)における最適化においては、シミュレーティッドアニーリング手法と呼ばれる確率的探索手法を採用し、解の収束性を向上させるため、探索中のすべての解が階層分割による(シーケンスペア上で表現される)位相的な位置制約を満たすような工夫を取り入れた。さらに、タイミング設計上の重要な鍵となるクロック配線においても、フロアプランの段階で、バッファ挿入位置を予測し、ゼロスキューを満たし、かつブロック間にバッファが挿入を保証する手法の提案を行った。これらの成果は、方法の概要をLSI物理設計で世界的権威のある国際会議ISPDで発表し、より詳細の内容はIEEE Transaction on CADにおいて採録・掲載された。また、手法の実用性においては、民間企業2社との共同研究により、アナログ・ディジタル混載のシステムLSIフロアプラナとして実装を行った。この実装により、本研究における提案手法は、応用性が広く、フロアプラナ以外のセル設計などにおいても有用性が見出せ、今後の研究の発展につながっている。

在本研究中，我们提出了一种布局规划方法，可以在分层设计系统LSI时实现块级时序控制，并证明了其有效性。所提出的方法可以概括为（1）一种将分层信息转换为块拓扑位置约束的方法，以及（2）一种优化满足该位置约束的平面图的方法。在(1)中，我们重点通过分层划分来平衡属于同一凹槽的块的放置邻近性和整体芯片面积之间的权衡，并使(1)和(2)优化中的约束保持一致。这是通过表达对编码块放置的序列对的约束、实现放置灵活性和放置邻近性以及引入使用序列对的优化方法来实现的。另外，在(2)的优化中，采用了称为模拟退火法的随机搜索方法，并且为了提高解的收敛性，将搜索过程中的所有解进行分层（以序列对表示）。我们引入了一种满足拓扑位置约束的设备。此外，对于时序设计中的重要关键时钟布线，我们提出了一种在布局规划阶段预测缓冲器插入位置的方法，满足零偏斜，并保证缓冲器将插入到块之间。这些结果的概述已在 ISPD（LSI 物理设计方面具有世界权威的国际会议）上进行了介绍，更详细的内容已被 IEEE Transaction on CAD 接受并发表。此外，在该方法的实用性方面，我们通过与两家私营公司的联合研究，将其实现为具有混合模拟和数字功能的系统LSI布局规划器。通过这种实现，本研究中提出的方法具有广泛的适用性，并且被发现可用于除平面图之外的单元设计，从而促进未来研究的发展。