Hi-Level Synthesis for Stochastic Computing Circuit

随机计算电路的高级综合

基本信息

批准号：
19K11882
负责人：
市原英行
金额：
$ 2.08万
依托单位：
Hiroshima City University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2019
资助国家：
日本
起止时间：
2019-04-01 至 2024-03-31
项目状态：
已结题

项目摘要

本研究は，ストカスティックコンピューティングを実現した論理回路（SC回路）のための高位合成手法を提案し，SC回路の計算機支援設計環境を構築することを目的としており，４つのサブテーマ（P1~P4）からなる．本年度は主に，「最適パラメータ探索アルゴリズムの提案（P2）」と「既存の設計環境・資産とのインターフェスの提案（P4）」に対して研究を行った．（P2）に対して，線形FSMを用いたSC回路（LFSM-SC）のパラーメータの1つである並列度に着目し，並列設計された線形FSMの低面積設計手法の開発に取り組んだ．線形FSMの並列化は演算時間を短縮できるという魅力があるが，回路面積が極端に増加してしまうことと，ストカスティックコンピューティングの性質により演算時間の短縮が演算精度を下げてしまう問題がある．開発中の手法はアルゴリズムの見直しと構成要素の設計を見直すことで，演算精度を維持したまま，面積を削減できる手法である．本年度は計算機を用いた回路シミュレーションにより，その効果を概ね確認している．成果の発表は2023年度に行う予定である．また，（P4）については，これまでに構築したMPI等を用いたシミュレーション手法と，提案した等価状態を利用した高信頼LFSM-SC設計手法を組み込んだ，SC回路設計環境の構築に取り組んだ．これは，研究室で所持してる商用CADツール（Synopsys社のDesignCompilerなど）や内製のツールと連携することで，設計コストを削減し，回路面積，回路遅延，消費電力，信頼度などを簡単に測定できることを目指している．設計環境は2023年末の完成を目指しているが，完成している一部の機能は（P2）の研究や他の研究（近似回路設計手法の研究）にも生かされている．

这项研究提出了一种实现随机计算的逻辑电路（SC电路）的高级合成方法，旨在为SC电路创建一个计算机支持的设计环境，并由四个子主题（P1-P4）组成。今年，我们主要对“最佳参数搜索算法提案（P2）提出建议”和“与现有设计环境和资产（P4）的接口提案”。（P2）专注于并行度，这是使用线性FSM的SC电路（LFSM-SC）的参数之一，并致力于为并行设计的线性FSMS开发一种低分子设计方法。线性FSM的并行化具有能够缩短操作时间的吸引力，但是电路区域急剧增加，随机计算的性质会导致一个问题，使缩短操作时间降低了操作精度。正在开发的方法是一种可以通过审查算法并重新设计组件来降低区域的方法，同时保持计算准确性。今年，我们通过使用电路模拟使用计算机来确认该系统的效果。结果计划于2023年宣布。关于（P4），我们还致力于构建SC设计环境，该环境使用MPI和我们迄今为止已经构建的其他结构以及使用拟议的等效态的高度可靠的LFSM-SC设计方法。这旨在通过与实验室中拥有的商业CAD工具（例如Synopsys DesignCompiler）和内部工具链接来降低设计成本，并轻松测量电路区域，电路延迟，功耗，可靠性等。设计环境的目的是在2023年底完成，但是在（P2）和其他研究（近似电路设计方法研究）的研究中使用了一些完整的功能。