センサ融合型アナログIPのアダプティブ・ポーティングに関する研究

传感器集成模拟IP自适应移植研究

基本信息

批准号：
17700075
负责人：
中武繁寿
金额：
$ 2.24万
依托单位：
The University of Kitakyushu
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2005
资助国家：
日本
起止时间：
2005 至 2007
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-17700075/
关键词：
集積回路アナログLSI レイアウト設計ポーティングコンパクションアナログ制約生成センサ融合型アナログIP コモンセントロイドアナログIP IPポーティング IP再利用設計マイグレーションシーケンス・ペアアナログレイアウトアダプティブ・ポーティングレイアウト自動設計

项目摘要

H17年度にアナログIPポーティングの基本アルゴリズム開発,H18年度に液晶用ドライバICを題にしたポーテングによる提案手法の検証を行ってきた。これらのポーティングアルゴリズムを制約ドリブン配置手法と呼び,これらの研究成果によって,ウェル共有,対称,アレイ,コンセントロイドなどの適切なレイアウト約を課すことにより,自動ポーティングが可能であることを示すことができたと言える。そこでH19年度においては,これらのレイアウト制約の自動抽出・生成に関する研究を行った。具体的には,次の2つのフラアプラン手法により制約を生成ずる。まず,レイアウトの位相的な構造が完全対称であるような回路をモチーフとして,チップ面積や配線長を最小化するように対称制約を導出する提案を行った。さらに,アレイやコモンセントロイドの制約を生成するために,複数めトランジスタをグループ化したソフトモジュールを扱うフロアプラン手法の提案し,その結果からアレイ制約抽出し,モジュール合成を行う手法の提案を行った。以上の成果は,国際会議,及び国内研究会で公表している。また,これらの制約生成手法と制約ドリブン配置手法を併用することにより,設計効率を飛躍的に向上させることが期待できる。この枠組みを実際のアナログ回路ポーティングに適用した結果については,現在,論文として公表準備中である。

在2005年，我们开发了一种用于模拟IP移植的基本算法，并在2006年验证了基于LCD驱动程序IC的端口的提议方法。这些移植算法称为约束驱动的放置技术，可以说这些研究结果能够通过强加适当的布局（例如分享，对称性，阵列和共生型）来证明自动移植是可能的。因此，在2007年，我们对这些布局约束的自动提取和生成进行了研究。具体而言，通过以下两种方法生成约束：首先，我们建议使用具有完美对称的布局拓扑结构的电路来得出对称约束，以最大程度地减少芯片面积和接线长度。此外，为了在阵列和常见的质心上产生约束，我们提出了一种平面图，该方法处理软模块，其中将多个晶体管分组在一起，我们提出了一种从结果和执行模块合成的阵列约束的方法。上述结果已在国际会议和国内研究小组中发布。此外，通过将这些约束生成方法和约束驱动的放置方法一起使用，预计设计效率将得到显着提高。当前，将该框架应用于实际模拟电路移植的结果正在作为纸张准备。