A Study on Processor Architectures that are tolerable to Soft-error, Process variation, and Aging.

关于可容忍软错误、过程变化和老化的处理器架构的研究。

基本信息

批准号：
20300019
负责人：
SATO Toshinori
金额：
$ 10.07万
依托单位：
Fukuoka University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (B)
财政年份：
2008
资助国家：
日本
起止时间：
2008 至 2010
项目状态：
已结题

项目摘要

Semiconductor LSI technologies has been improved for decades. Smart phones are the representative, which benefit from the improvement. However, unfortunately, serious problems areemerging. Since transistors are much shrunken, their reliability is severely degraded. Hence, IT devices utilizing such transistors also become unreliable. This study attacks the problems. For some cases, the degradation in transistors is reduced by 70%.

半导体LSI技术几十年来一直在进步。智能手机就是其中的代表，受益于这一改进。然而，不幸的是，严重的问题正在出现。由于晶体管尺寸大大缩小，其可靠性严重下降。因此，使用这种晶体管的IT设备也变得不可靠。这项研究解决了这些问题。在某些情况下，晶体管的性能下降可减少 70%。

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

Enhancements of a Circuit-Level Timing Speculation Technique and Their Evaluations Using a Co-simulation Environment

电路级时序推测技术的增强及其使用联合仿真环境的评估

DOI：
发表时间：
2009
期刊：
IEICE Transactions on Electronics E92-C
影响因子：
0
作者：
Yuji Kunitake;Kazuhiro Mima;Toshinori Sato;Hiroto Yasuura
通讯作者：
Hiroto Yasuura

Uncriticality-directed Scheduling for Tackling Variation and Power Challenges

用于应对变化和功率挑战的非关键性调度

DOI：
发表时间：
2009
期刊：
影响因子：
0
作者：
Toshinori Sato;Shingo Watanabe
通讯作者：
Shingo Watanabe

カナリア方式におけるタイミングエラー見逃しに関する調査

金丝雀法中错过计时错误的调查

DOI：
发表时间：
2008
期刊：
影响因子：
0
作者：
国武勇次;他
通讯作者：
他

Hitting Pollack's Law for Improving MPSoC Programmability and Efficiency

利用 Pollack 定律提高 MPSoC 可编程性和效率

DOI：
发表时间：
2011
期刊：
影响因子：
0
作者：
Toshinori Sato;Hideki Mori;Rikiya Yano;Takanori Hayashida
通讯作者：
Takanori Hayashida

Mitigating Performance Loss in Aggressive DVS Using Dual-Sensing Flip-Flops

使用双传感触发器减轻主动 DVS 中的性能损失

DOI：
发表时间：
2008
期刊：
影响因子：
0
作者：
Yuji Kunitake;Toshinori Sato;Hiroto Yasuura
通讯作者：
Hiroto Yasuura

DOI：
{{ item.doi }}
发表时间：
{{ item.publish_year }}
期刊：
{{ item.journal_name }}
影响因子：
{{ item.factor }}
作者：
{{ item.authors }}
通讯作者：
{{ item.author }}

数据更新时间：{{ journalArticles.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ monograph.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ sciAawards.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ conferencePapers.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ patent.updateTime }}

SATO Toshinori其他文献

Evaluation on Configurable Approximate Circuit for Aging-Induced Timing Violation Tolerance

针对老化引起的时序违规容限的可配置近似电路评估

DOI：
发表时间：
2019
期刊：
影响因子：
0
作者：
SATO Toshinori;UKEZONO Tomoaki;Toshinori Sato and Tomoaki Ukezono
通讯作者：
Toshinori Sato and Tomoaki Ukezono

Tolerating Aging-Induced Timing Violations via Configurable Approximations

通过可配置的近似值容忍老化引起的时序违规

DOI：
发表时间：
2019
期刊：
影响因子：
0
作者：
SATO Toshinori;UKEZONO Tomoaki;Toshinori Sato and Tomoaki Ukezono;Toshinori Sato and Tomoaki Ukezono;Toshinori Sato and Tomoaki Ukezono;Toshinori Sato and Tomoaki Ukezono
通讯作者：
Toshinori Sato and Tomoaki Ukezono

Exploiting Configurable Approximations for Tolerating Aging-induced Timing Violations

利用可配置的近似来容忍老化引起的时序违规

DOI：
10.1587/transfun.2019kep0009
发表时间：
2020
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
0
作者：
SATO Toshinori;UKEZONO Tomoaki
通讯作者：
UKEZONO Tomoaki

On Applications of Configurable Approximation to Irregular Voltage

论可配置逼近在不规则电压中的应用

DOI：
发表时间：
2019
期刊：
影响因子：
0
作者：
SATO Toshinori;UKEZONO Tomoaki;Toshinori Sato and Tomoaki Ukezono;Toshinori Sato and Tomoaki Ukezono;Toshinori Sato and Tomoaki Ukezono
通讯作者：
Toshinori Sato and Tomoaki Ukezono