A Study on Reconstructing Memory Hierarchy that Utilizes Emerging Devices

利用新兴设备重建内存层次结构的研究

• 批准号: 23650026
• 负责人: SATO Toshinori
• 金额: $ 2.25万
• 依托单位: Fukuoka University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Challenging Exploratory Research
• 财政年份: 2011
• 资助国家: 日本
• 起止时间: 2011 至 2013
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-23650026/
• 关键词: 計算機システム; システムオンチップ; ハイパフォーマンス・コンピューティング; フラッシュメモリ; 相変化メモリ

Processor performance is still improved in order to achieve increasing performance demand. However, computer system can not provide us with enough performance to meet the demand. This is due to the poor performance of memory system. In addition, memory consumes huge power. Considering the above, we started our project.We assume that we can use next-generation memory devices such as STT-MRAM. Under this assumption, we try to reconstruct memory hierarchy in order to achieve high-performance, low-power, and dependable memory system.The proposed memory system can improve energy-delay product by up to 49%.

处理器性能仍在不断提高，以达到不断提高的性能需求。然而，计算机系统无法为我们提供足够的性能来满足需求。这是由于内存系统性能不佳造成的。此外，内存消耗巨大的能量。考虑到上述情况，我们开始了我们的项目。我们假设我们可以使用下一代存储设备，例如 STT-MRAM。在此假设下，我们尝试重构内存层次结构，以实现高性能、低功耗、可靠的内存系统。所提出的内存系统可以将能量延迟乘积提高高达 49%。

项目成果

GPUを用いた巡回セールスマン問題の並列化解法

使用GPU并行解决旅行商问题

• 发表时间: 2012
• 作者: 小川哲平;林田隆則;佐藤寿倫
• 通讯作者: 佐藤寿倫

佐藤研究室

佐藤实验室

高性能・省電力プロセッサ向けメモリスケジューリング手法の調査

高性能节能处理器内存调度方法研究

• 发表时间: 2013
• 作者: 吉田康洋;林田隆則;佐藤寿倫
• 通讯作者: 佐藤寿倫

スーパスカラ型CPUコアの低消費電力化手法の提案

降低超标量CPU内核功耗方法的提出

• 发表时间: 2012
• 作者: 柴田善水;林田隆則;佐藤寿倫;高橋伸弥
• 通讯作者: 高橋伸弥

高橋伸弥, 分岐予測器の状態数とエントリ数のトレードオフに関する考察

Shinya Takahashi，考虑分支预测器中状态数和条目数之间的权衡

• 发表时间: 2012
• 作者: 田端隼人;林田隆則;佐藤寿倫
• 通讯作者: 佐藤寿倫