高ディペンダビリティと高エネルギー効率を両立するコンピューティング基盤の構築

构建高可靠、高能效的计算平台

• 批准号: 16J08694
• 负责人: 塩見 準
• 金额: $ 2.18万
• 依托单位: Kyoto University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2016
• 资助国家: 日本
• 起止时间: 2016-04-22 至 2019-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-16J08694/
• 关键词: 電子デバイス・機器; 省エネルギー; 低消費電力設計; ディペンダブル・コンピューティング; オンチップメモリ

平成29年度は下記の4つの課題に取り組んだ．これらの課題遂行のために東京大学大規模集積システム設計教育研究センターを経由して65nm SOTBプロセステクノロジおよび設計CADツールを利用した．国内/国際会議でそれぞれ3件,1件の発表をし，論文誌で3件の発表を行った．また，平成28年度，29年度の活動に対し，5件の受賞があった．研究成果をまとめ博士論文を執筆した．1)平成28および29年度の研究成果（①高エネルギー効率，高ディペンダビリティを実現するオンチップメモリの回路構造の解明（1件），②電源電圧，バックゲート電圧の動的調節による集積回路の高エネルギー効率化（2件））に関し論文誌に3件投稿し採択された．2)課題1の①で開発したメモリを搭載した32ビットRISCプロセッサを設計し，電源電圧0.4 Vにおける安定動作を実測により確認した．極低電圧領域での安定動作が実現された結果，レモン電池のみの給電で試作プロセッサが1 MHz程度のクロック周波数で安定動作することを確認した．国内の研究会で上記の結果に関するデモンストレーション行った結果，最優秀ポスター発表賞を受賞した．3)オンチップメモリのアクセス頻度に応じて消費エネルギーを最小化する電源電圧とバックゲート電圧の組が変化することを実験的に明らかにした．具体的には，プロセッサが実行するアプリケーションに応じてオンチップメモリの稼働率が変化し，その結果電源電圧とバックゲート電圧の最適な組が変化する．アクセス頻度に応じて電圧を調節することで，一様に電圧印加する場合と比べて最大24%消費エネルギーを削減できることを明らかにした．4) 課題3と同様に，プロセッサのロジック回路とオンチップメモリの稼働率が異なる点に注目し，ロジックおよびメモリに独立して電圧制御技術を適用することにより消費エネルギーを削減できることを明らかにした．

2017年，我们重点抓好以下四个方面的工作。为了完成这些任务，我们利用了 65nm SOTB 工艺技术并通过东京大学大型集成系统设计教育研究中心设计 CAD 工具。我在国内和国际会议上做过3次和1次报告，在期刊上做过3次报告。此外，2016年和2016年的活动还获得了五项奖项。我总结了我的研究成果并写了一篇博士论文。 1) 2016年和2016年的研究成果 (1) 实现高能效和高可靠性的片上存储器的电路结构阐明(1个案例)，2) 通过动态调整电源电压和背栅电压的集成电路三向期刊提交了有关高能源效率的论文（2篇）并被接受。 2）我们设计了一个配备任务1（1）中开发的存储器的32位RISC处理器，并通过实际测量确认了在0.4V电源电压下稳定运行。由于在极低电压区域实现了稳定运行，我们确认原型处理器在仅使用柠檬电池供电时可以在约 1 MHz 的时钟频率下稳定运行。由于在国内研究会议上展示了上述成果，我们获得了最佳海报展示奖。 3) 我们通过实验证明，最小化能耗的电源电压和背栅电压的组合会根据片上存储器的访问频率而变化。具体而言，片上存储器的利用率根据处理器执行的应用程序而变化，结果，电源电压和背栅电压的最佳组合发生变化。据透露，通过根据访问频率调整电压，与施加均匀电压相比，能耗最多可降低24%。 4) 与问题3类似，我们重点关注了处理器逻辑电路和片上存储器运行速率的差异，并明确了通过对逻辑和存储器独立应用电压控制技术可以降低能耗。

项目成果

A Voltage-Scalable Fully Digital On-Chip Memory for Ultra-Low-Power IoT Processors

适用于超低功耗物联网处理器的电压可扩展全数字片上存储器

• 发表时间: 2017
• 作者: Jun Shiomi;Tohru Ishihara;Hidetoshi Onodera
• 通讯作者: Hidetoshi Onodera

IoT向け超省エネルギープロセッサのための完全ディジタル型メモリ

适用于物联网超节能处理器的全数字存储器

• 发表时间: 2017
• 作者: 塩見準;石原亨;小野寺秀俊
• 通讯作者: 小野寺秀俊

A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory

集成电压可扩展片上存储器的处理器架构，用于单独跟踪逻辑和存储器中的最小能量点

• 发表时间: 2016
• 作者: Jun Shiomi;Tohru Ishihara;Hidetoshi Onodera
• 通讯作者: Hidetoshi Onodera

Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing

使用最小高度标准单元进行近阈值电压计算的全数字片上存储器

• 发表时间: 2016
• 作者: Jun Shiomi;Tohru Ishihara;Hidetoshi Onodera
• 通讯作者: Hidetoshi Onodera

アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化

根据访问频率调整电压，最大限度降低片上存储器的能耗

• 发表时间: 2017
• 作者: 塩見準;石原亨;小野寺秀俊
• 通讯作者: 小野寺秀俊