基于硅通孔的三维集成电路故障诊断

By using TSVs to bond dies in vertical, the 3D ICs achieve higher integration and better performance than tranditional 2D ICs, so it becomes one of the most important development trends of IC. As a new design and fabrication technique, 3D ICs have a low yield. To improve the yield, fast fault diagnosis method is highly needed to accurately locate the faults caused by process variation or defects. This project takes the fault diagnosis of 3D IC as the objective, and studies the following contents. First, this project will study the "non-invasion" process variation extraction and delay fault diagnosis technique. Compared with the traditional "invasion" process variation extraction technique, the hardware overhead can be reduced, and the diagnosis accuracy can be improved. Second, this project will study the "diagnosis aware" scan chain stitching technique. Compared with tranditional "layout aware only" scan chain stitching tehcnique, the diagnostic resolution can be effectively improved. Next, based on these two studies, we will explor the TSV fault diagnosis and characterization technqiue for the two basic strucutres of the 3D IC respectively: "Logic Die + Logic Die" and "Logic Die + Memory Die". This project will experiment on real industry circuits, and a protoype software will be developed to provide 3D IC fault diagnosis with effective methods and key techniques.

基于硅通孔垂直绑定晶片的三维芯片，由于能够显著提高芯片集成度和性能，已成为集成电路发展的重要趋势之一。作为一种新型设计制造技术，三维芯片亟需高效的故障诊断技术快速准确定位工艺偏差和物理缺陷引发的各类故障，快速提高成品率。本项目拟围绕三维集成电路故障诊断，研究面向三维芯片的"非侵入式"工艺偏差提取和时延故障诊断技术，相对于传统"侵入式"工艺偏差提取技术，将显著降低硬件开销并提高诊断精度；研究面向"可诊断性"的三维芯片扫描链设计技术，相对于传统"就近连接"的扫描链设计技术，将显著提高三维芯片中各个晶片上所发生的物理缺陷的诊断精度；在上述两项研究内容的基础上，将针对"逻辑晶片+逻辑晶片"和"逻辑晶片+存储晶片"两类三维芯片的基础绑定结构，研究硅通孔故障诊断与特征提取方法和硅通孔可诊断性设计。本项目将结合实际工业芯片开展实验，并研制相应的软件工具原型，为三维芯片的成品率提升提供理论方法与关键技术。

基于硅通孔垂直绑定晶片的三维芯片，作为一种新型设计制造技术，由于能够显著提高芯片集成度和性能，已成为集成电路发展的重要趋势之一。为了快速提高其成品率，三维芯片亟需高效的故障诊断技术快速准确定位工艺偏差和物理缺陷引发的各类故障。本项目围绕三维集成电路故障诊断，研究了基于版图划分、路径选择和最小二乘法拟合的工艺偏差提取方法，利用工艺偏差的空间相关性，通过选择有效的时延路径对芯片各个区域进行采样，从而拟合出芯片各个区域上工艺偏差对时延的影响，进而指导时延故障诊断，实验表明，拟合误差不足5.3%；研究了提高固有故障区分能力的扫描链可诊断性设计，提出了益于故障诊断的故障敏感扫描单元的概念，在诊断质量与芯片性能的双重目标下，对扫描单元的连接顺序进行了优化，有效提高了故障诊断精度与分辨率，在一款实际工业芯片上的应用表明，分辨率平均提高至7倍；研究了“逻辑晶片+逻辑晶片”和“逻辑晶片+存储晶片”两种典型三维芯片的硅通孔可诊断性设计，使用较小的硬件开销，实现了对硅通孔故障的准确定位；研究了面向基于工艺偏差的物理不可克隆函数故障诊断方法，提出了有效的诊断向量生成技术，在正确响应未知的情况下，仍然可以达到较高的诊断精度与诊断分辨率，实验表明，诊断精度可达100%，分辨率平均1.6，该方法可用于基于三维芯片硅通孔的仲裁型物理不可克隆函数。本项目结合实际工业芯片、实际工业标准、以及FPGA开展实验，研制了相应的软件工具原型，为三维芯片的成品率提升提供了有效方法与关键技术。

内容获取失败，请点击重试