Development of a high speed communication platform for the FPGA-based high performance computing systems
基于FPGA的高性能计算系统高速通信平台的开发
基本信息
- 批准号:26730032
- 负责人:
- 金额:$ 2.33万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Young Scientists (B)
- 财政年份:2014
- 资助国家:日本
- 起止时间:2014-04-01 至 2016-03-31
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
Verilog-HDLによる大規模ハードウェア設計の検証支援ツールの開発
使用Verilog-HDL开发大规模硬件设计验证支持工具
- DOI:
- 发表时间:2016
- 期刊:
- 影响因子:0
- 作者:槇原 絵里奈;藤原 賢二;Putchong Uthayopas;Chantana Chantrapornchai;Jittat Fakcharoenphol;井垣 宏;吉田 則裕;飯田 元;森光勇太,横川智教,近藤真史,宮崎仁,佐藤洋一郎,有本和民
- 通讯作者:森光勇太,横川智教,近藤真史,宮崎仁,佐藤洋一郎,有本和民
リングセグメント型GALSシステムの階層化
环段式GALS系统的分层
- DOI:
- 发表时间:2014
- 期刊:
- 影响因子:0
- 作者:槇原 絵里奈;藤原 賢二;Putchong Uthayopas;Chantana Chantrapornchai;Jittat Fakcharoenphol;井垣 宏;吉田 則裕;飯田 元;森光勇太,横川智教,近藤真史,宮崎仁,佐藤洋一郎,有本和民;近藤真史,横川智教,佐藤洋一郎,有本和民
- 通讯作者:近藤真史,横川智教,佐藤洋一郎,有本和民
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
Kondo Masafumi其他文献
Kondo Masafumi的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('Kondo Masafumi', 18)}}的其他基金
Development of highly reliable and low power IC chip for the body area network based on asynchronous circuit
基于异步电路的高可靠、低功耗体域网IC芯片的开发
- 批准号:
19K20238 - 财政年份:2019
- 资助金额:
$ 2.33万 - 项目类别:
Grant-in-Aid for Early-Career Scientists
相似海外基金
Development of a Design Support Environment for Interface Circuits Between Synchronous and Asynchronous Circuits
同步与异步电路之间的接口电路设计支持环境的开发
- 批准号:
23K16860 - 财政年份:2023
- 资助金额:
$ 2.33万 - 项目类别:
Grant-in-Aid for Early-Career Scientists
Development of a high-speed and ultra-low-power die-hard logic LSI fundamental technology for IoT applications
开发适用于物联网应用的高速、超低功耗顽固逻辑LSI基础技术
- 批准号:
21H04868 - 财政年份:2021
- 资助金额:
$ 2.33万 - 项目类别:
Grant-in-Aid for Scientific Research (A)
非同期式回路による省エネルギーなエッジAIデバイスの実現
使用异步电路实现节能边缘AI设备
- 批准号:
21K11812 - 财政年份:2021
- 资助金额:
$ 2.33万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
Design for Testability Methodology for Multi-Input/Output Asynchronous Sequential Elements
多输入/输出异步顺序元件的可测试性方法设计
- 批准号:
21K11820 - 财政年份:2021
- 资助金额:
$ 2.33万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
非同期式回路に基づく低消費エネルギーなIoT回路の設計技術に関する研究
基于异步电路的低能耗物联网电路设计技术研究
- 批准号:
20J11724 - 财政年份:2020
- 资助金额:
$ 2.33万 - 项目类别:
Grant-in-Aid for JSPS Fellows