MOSトランジスタの高移動度化とバリスティック極限における電子輸送特性の研究

MOS晶体管高迁移率及弹道极限电子输运特性研究

基本信息

批准号：
11J09172
负责人：
高橋綱己
金额：
$ 1.22万
依托单位：
Keio University (2013)Tokyo Institute of Technology (2011-2012)
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2011
资助国家：
日本
起止时间：
2011 至 2013
项目状态：
已结题

项目摘要

本研究では, ナノスケール半導体電子デバイスにおける非平衡状態の電子および熱輸送特性を解明することを目的としている. 最終年度となる本年度は, 特徴的なサイズが40nm程度のナノスケール電界効果型トランジスタの実験的な電気・熱特性の評価および解析を行った。4端子ゲート抵抗法による手法により, ナノスケール素子の動作温度を高精度に測定することに成功した. 従来量産されてきたバルクトランジスタに加えて, 近年導入が検討されている極薄膜埋め込み酸化膜を有するSilicon-On-Insulaterトランジスタ(UT BOX SOIトランジスタ)の評価を行った. その結果, これまでのLSI開発では無視されてきたバルクトランジスタの温度上昇がナノスケールにおいては無視できない程大きいということをはじめて明らかにした. さらに, 素子温度のサイズ依存性の結果から, この温度上昇が半導体中に電流を流すために導入するドーパント不純物に由来することを示した. 次にSOIトランジスタにおいて, 埋め込み酸化膜層の膜厚を薄くすることで動作温度を低減できることを示した. 10nm以下の埋め込み酸化膜厚における温度低減効果は本研究ではじめて示されたものである. また, チャネル部シリコン層(SOI層)の膜厚によって素子の温度が変化することを観測し, これがシリコン熱伝導率のサイズ効果に起因することを示した。以上で得られた結果に基づき, UT BOX SOIトランジスタの設計指針を示した. ナノスケールのUT BOX SOIトランジスタにおいては, 埋め込み酸化膜層下部の不純物ドーピング濃度を最適な値にすることが, 電気特性・熱特性両面の観点から非常に重要となることがわかった.

这项研究旨在阐明非平衡状态下纳米级半导体电子设备的电子和热传输特性。今年是最后一年，是对纳米级现场效应晶体管的电和热性能的评估和分析，其独特尺寸约为40 nm。使用四端门电阻法，我们以高精度成功测量了纳米级设备的工作温度。除了过去曾大量生产的散装晶体管外，我们还评估了近年来考虑的超薄氧化物膜的硅硅晶体管（UT盒子SOI晶体管）。结果，我们首次透露，到目前为止，在LSIS的发展中忽略了散装晶体管的温度升高，这是如此之大，以至于在纳米级无法忽略它。此外，从设备温度的尺寸依赖性的结果来看，该温度升高是从引入的掺杂杂质传递到半导体中的掺杂杂质的。接下来，我们表明，在SOI晶体管中，可以通过将埋入的氧化物膜层的膜厚度变薄来降低工作温度。在本研究中首先显示了低于10 nm的氧化物膜厚度的温度降低的影响。此外，观察到，设备的温度取决于通道硅层（SOI层）的厚度，并且表明这是由于硅热导率的尺寸效应所致。根据上述结果，我们为UT Box SOI晶体管提供了设计指南。已经发现，从纳米级UT Box SOI晶体管中电和热特性的角度来看，埋入氧化物层下的最佳掺杂浓度非常重要。