Timing Assured Incremental Physical Design Methods for Next LSI System
下一代 LSI 系统的时序保证增量物理设计方法
基本信息
- 批准号:22500049
- 负责人:
- 金额:$ 2.83万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Scientific Research (C)
- 财政年份:2010
- 资助国家:日本
- 起止时间:2010 至 2012
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
This research aimed at establishment of a new timing performance prediction method and its assured incremental(partial improvement) physical design system for next generation VLSI system. It established two important techniques: one is a proposal of super-high-speed routing method and its verification for high accuracy timing estimation in a few seconds , the other is a cross-talk timing-error-free detailed routing method and its verification.
这项研究旨在建立一种新的时序性能预测方法及其为下一代VLSI系统的确保增量(部分改进)物理设计系统。它建立了两种重要技术:一个是超高速路由方法的建议及其在几秒钟内进行高精度计时估计的验证,另一个是一种互相交叉的无序详细路由方法及其验证。
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
物理設計予測に向けた多端子を扱う超高速配線法の検討
检查处理多个端子的超高速布线方法以进行物理设计预测
- DOI:
- 发表时间:2012
- 期刊:
- 影响因子:0
- 作者:Keita Kaneko;Toshiaki Kitamura;岡村 歩,藤井良弥,豊永昌彦
- 通讯作者:岡村 歩,藤井良弥,豊永昌彦
A Study on the Effectiveness of Crosstalk-Avoiding 1-3
串扰避免有效性研究1-3
- DOI:
- 发表时间:2011
- 期刊:
- 影响因子:0
- 作者:Shunsuke Nakai;Shota Terada;Michiaki Muraoka;Masahiko Toyonaga
- 通讯作者:Masahiko Toyonaga
L型経路を用いた超高速多層配線法
使用L形路径的超高速多层布线方法
- DOI:
- 发表时间:2012
- 期刊:
- 影响因子:0
- 作者:松田稔彦;北村俊明;藤井 良弥,中井 駿介,寺田 翔太,村岡 道明,豊永 昌彦;永山忍;斉藤未来,豊永 昌彦
- 通讯作者:斉藤未来,豊永 昌彦
An Optimal ECO Stage Decision in SoC Design based on Placement ECO Prediction
基于布局 ECO 预测的 SoC 设计中最优 ECO 阶段决策
- DOI:
- 发表时间:2010
- 期刊:
- 影响因子:0
- 作者:Haruka Miyagi;Michiaki Muraoka;Masahiko Toyonaga
- 通讯作者:Masahiko Toyonaga
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
MASAHIKO Toyonaga其他文献
MASAHIKO Toyonaga的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('MASAHIKO Toyonaga', 18)}}的其他基金
Prediction Methods for Physical Properties of Integrated Circuit for Next Generation System Design
下一代系统设计集成电路物理特性的预测方法
- 批准号:
19500046 - 财政年份:2007
- 资助金额:
$ 2.83万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
相似国自然基金
先进MCMM工艺下VLSI性能驱动时钟布线算法研究
- 批准号:62372109
- 批准年份:2023
- 资助金额:50 万元
- 项目类别:面上项目
智能图像信号处理器的多任务一体算法与VLSI架构协同设计
- 批准号:
- 批准年份:2022
- 资助金额:30 万元
- 项目类别:青年科学基金项目
VLSI中与信息网络相关的图优化算法研究
- 批准号:12271259
- 批准年份:2022
- 资助金额:46 万元
- 项目类别:面上项目
先进制程技术下可布线性驱动的VLSI混合高度单元布局研究
- 批准号:
- 批准年份:2021
- 资助金额:30 万元
- 项目类别:青年科学基金项目
基于开关结构的VLSI处理器阵列降阶重构技术研究
- 批准号:62162004
- 批准年份:2021
- 资助金额:36 万元
- 项目类别:地区科学基金项目
相似海外基金
耐ばらつき設計に向けたVLSIタイミング解析技術の研究
容变设计的VLSI时序分析技术研究
- 批准号:
10J05737 - 财政年份:2010
- 资助金额:
$ 2.83万 - 项目类别:
Grant-in-Aid for JSPS Fellows
Automatic False Path Identification and Test Synthesis System Development to Avoid Overtesting
自动错误路径识别和测试综合系统开发以避免过度测试
- 批准号:
19700045 - 财政年份:2007
- 资助金额:
$ 2.83万 - 项目类别:
Grant-in-Aid for Young Scientists (B)
順序回路のタイミング解析の正確さ向上に関する研究
提高时序电路时序分析精度的研究
- 批准号:
18700043 - 财政年份:2006
- 资助金额:
$ 2.83万 - 项目类别:
Grant-in-Aid for Young Scientists (B)
システムLSI設計を支援するブロックレベルタイミング制御方式に関する研究
支持系统LSI设计的块级时序控制方法研究
- 批准号:
12750368 - 财政年份:1999
- 资助金额:
$ 2.83万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)
高性能大規模集積回路に対する並列・分散レイアウト設計手法の開発
高性能大规模集成电路并行/分布式布局设计方法的发展
- 批准号:
08780288 - 财政年份:1996
- 资助金额:
$ 2.83万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)