耐ばらつき設計に向けたVLSIタイミング解析技術の研究

容变设计的VLSI时序分析技术研究

• 批准号: 10J05737
• 负责人: 榎並 孝司
• 金额: $ 0.45万
• 依托单位: Osaka University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2010
• 资助国家: 日本
• 起止时间: 2010 至 2011
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-10J05737/
• 关键词: 製造後性能保証; カナリアFF

本研究では、自律的性能補償を通して、VLSIのばらつき耐性の向上を目指している。回路性能を自律的に補償するためには、回路内のばらつきを捕捉し、ばらつきに応じた出力を与えてくれる機構が必要である。そのうちの一つとして、カナリアFFが提案されている。カナリアFFは、タイミングエラーが起こりそうになると警告を発してくれるため、警告信号に応じて速度を動的に調整することで、回路性能を調整することが可能である。ところで、カナリアFFを必要以上に用いると回路面積や消費電力の増大が懸念されるため、必要最小限のカナリアFFを、必要な位置に挿入することが望ましい。今年度は、カナリアFFを効率よく回路中に挿入する手法について検討した。その課題を、タイミングエラーを見逃す確率を一定以下に抑えつつ消費電力の期待値を最小化する問題としておいた。カナリアFFの挿入位置は、統計的遅延解析手法を利用して決定した。さらに、複数個のカナリアFFを挿入すると、単一のカナリアFFの条件を変更するだけのときよりもさらに有効な構成を取れることを示した。なお、今回の評価における性能補償後の性能見積もりは、モンテカルロシミュレーションで行っている。これをさらに式展開で扱えるようなると、さらに挿入位置に有効な情報が取得できると期待できる。また、カナリアFFを用いる方法では、センシング結果について特別な解析を必要としないため、センシング結果の解析についての検討は行っていない。

这项研究旨在通过自主性能补偿来提高VLSI变异耐受性。为了自主补偿电路性能，需要一种机制来捕获电路内的变化并根据变化提供输出。其中之一是金丝雀FF。 Canary FF将在正时错误时发出警告，因此可以通过对警告信号动态调整速度来调整电路性能。顺便说一句，如果使用金丝雀FF超出必要的方式，则担心电路面积和功耗会增加，因此希望将最低所需的金丝雀FF插入所需的位置。今年，我们讨论了一种有效地将金丝雀FF插入电路的方法。该问题的设定为最大程度地减少预期功耗的问题，同时使丢失正时错误的可能性低于一定水平。使用统计延迟分析技术确定金丝雀FF的插入位置。此外，已经表明，与简单更改单个金丝雀FF的条件相比，插入多个金丝雀FF可以提供更有效的配置。此外，使用蒙特卡洛模拟进行了本评估中绩效补偿后的绩效估计。如果可以通过公式的扩展进一步处理这一点，则可以预计将在插入位置获得更有效的信息。此外，由于使用金丝雀FF的方法不需要对感应结果进行特殊分析，因此没有考虑分析感应结果。

项目成果

自己性能補償に向けたカナリアFF挿入手法

自性能补偿的金丝雀FF插入法

• 发表时间: 2010
• 作者: 玉井智之・別役透・中村哲之・藤田和生;Satoshi Fujii;Satoshi Fujii;Satoshi Fujii (藤井俊);Satoshi Fujii (藤井俊);藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;桐村豪文;桐村豪文;桐村豪文;桐村豪文・田村徳子・吉井勝彦・吉岡大・金子勉;桐村豪文;桐村豪文;桐村豪文;桐村豪文;榎並孝司;榎並孝司
• 通讯作者: 榎並孝司

Statistical Timing Analysis Considering Clock Jitter and Skew due to Power Supply Noise and Process Variation

考虑电源噪声和工艺变化引起的时钟抖动和偏移的统计时序分析

• 发表时间: 2010
• 期刊: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
• 作者: T.Enami;S.Ninomiya;K.Shinkai;S.Abe;M.Hashimoto
• 通讯作者: M.Hashimoto