耐ばらつき設計に向けたVLSIタイミング解析技術の研究

容变设计的VLSI时序分析技术研究

• 批准号: 10J05737
• 负责人: 榎並 孝司
• 金额: $ 0.45万
• 依托单位: Osaka University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2010
• 资助国家: 日本
• 起止时间: 2010 至 2011
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-10J05737/
• 关键词: 製造後性能保証; カナリアFF

本研究では、自律的性能補償を通して、VLSIのばらつき耐性の向上を目指している。回路性能を自律的に補償するためには、回路内のばらつきを捕捉し、ばらつきに応じた出力を与えてくれる機構が必要である。そのうちの一つとして、カナリアFFが提案されている。カナリアFFは、タイミングエラーが起こりそうになると警告を発してくれるため、警告信号に応じて速度を動的に調整することで、回路性能を調整することが可能である。ところで、カナリアFFを必要以上に用いると回路面積や消費電力の増大が懸念されるため、必要最小限のカナリアFFを、必要な位置に挿入することが望ましい。今年度は、カナリアFFを効率よく回路中に挿入する手法について検討した。その課題を、タイミングエラーを見逃す確率を一定以下に抑えつつ消費電力の期待値を最小化する問題としておいた。カナリアFFの挿入位置は、統計的遅延解析手法を利用して決定した。さらに、複数個のカナリアFFを挿入すると、単一のカナリアFFの条件を変更するだけのときよりもさらに有効な構成を取れることを示した。なお、今回の評価における性能補償後の性能見積もりは、モンテカルロシミュレーションで行っている。これをさらに式展開で扱えるようなると、さらに挿入位置に有効な情報が取得できると期待できる。また、カナリアFFを用いる方法では、センシング結果について特別な解析を必要としないため、センシング結果の解析についての検討は行っていない。

在本研究中，我们的目标是通过自主性能补偿来提高 VLSI 的变化容限。为了自主补偿电路性能，需要一种机制来捕获电路内的变化并根据变化提供输出。 Canary FF 被提议作为其中之一。当时序错误即将发生时，Canary FF 会发出警告，从而可以根据警告信号动态调整速度来调整电路性能。顺便提及，如果使用多于必要的金丝雀FF，则可能会增加电路面积和功耗，因此希望在必要的位置插入最小数量的金丝雀FF。今年，我们研究了将金丝雀 FF 有效插入电路的方法。面临的挑战是最大限度地降低功耗的预期值，同时将错过定时错误的概率保持在一定水平以下。使用统计延迟分析方法确定金丝雀 FF 的插入位置。此外，我们还表明，插入多个金丝雀 FF 可以实现比简单地更改单个金丝雀 FF 的条件更有效的配置。请注意，本评估中的性能补偿后的性能估计是使用蒙特卡洛模拟进行的。如果我们可以通过表达式扩展进一步处理这个问题，我们可以期望能够获得有关插入位置的更有效的信息。此外，由于使用Canary FF的方法不需要对感测结果进行任何特殊分析，因此不考虑对感测结果的分析。

项目成果

自己性能補償に向けたカナリアFF挿入手法

自性能补偿的金丝雀FF插入法

• 发表时间: 2010
• 作者: 玉井智之・別役透・中村哲之・藤田和生;Satoshi Fujii;Satoshi Fujii;Satoshi Fujii (藤井俊);Satoshi Fujii (藤井俊);藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;藤井俊;桐村豪文;桐村豪文;桐村豪文;桐村豪文・田村徳子・吉井勝彦・吉岡大・金子勉;桐村豪文;桐村豪文;桐村豪文;桐村豪文;榎並孝司;榎並孝司
• 通讯作者: 榎並孝司

Statistical Timing Analysis Considering Clock Jitter and Skew due to Power Supply Noise and Process Variation

考虑电源噪声和工艺变化引起的时钟抖动和偏移的统计时序分析

• 发表时间: 2010
• 期刊: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
• 作者: T.Enami;S.Ninomiya;K.Shinkai;S.Abe;M.Hashimoto
• 通讯作者: M.Hashimoto