高性能強誘電体ゲート電界効果トランジスタの研究

高性能铁电栅场效应晶体管的研究

基本信息

批准号：
05F05660
负责人：
酒井滋樹
金额：
$ 1.54万
依托单位：
National Institute of Advanced Industrial Science and Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2005
资助国家：
日本
起止时间：
2005 至 2007
项目状态：
已结题

项目摘要

本研究では、次世代の不揮発メモリ・不揮発ロジック素子として期待される強誘電体電界効果トランジスタ(FeFET)の微細化・薄膜化の研究を行い、実用半導体集積回路への応用が可能な高性能FeFETを作製することを目指してきた。強誘電体SrBi2Ta209と絶縁体Hf-Al-0の薄膜化を進め、低振幅(4V)でのデータ書込み動作が可能な強誘電体ゲートトランジスタ作製という目標に昨年度到達できたので、その成果をさらに発展させ、本年度は不揮発ロジック回路へのFeFETの応用展開を図るための回路作製技術の研究を行った。これまではトランジスタ単位の研究であったので、トランジスタのソース・ドレイン・ゲートの各電極の形成までに作製プロセスが留まっていたが、不揮発ロジック回路では、pチャネルのFeFETとnチャネルのFeFETを組み合わせるので、電極間の配線の形成と、配線間の不要な短絡を防ぐ絶縁膜の形成が必要である。ソースとドレイン電極用のシリコンの穴に、まず電子ビーム蒸着法でTi/Alの2層金属を埋めこんだ。ソース、ドレインとゲート電極への第1層の配線材料には、Ti金属を用いた。第2層の配線を形成する前に、Si02絶縁体層をrfマグネトロンスパッタ法で形成し、第2配線は電子ビーム蒸着法によるTi/Alの2層金属で形成した。本年度開発したこの回路作成技術を用いてFeFETによるロジック演算NOT回路を試作し、電気特性を評価したところロジック演算動作だけでなく、ロジックデータの不揮発記憶性能も確認した。以上まとめると、本研究の目標である実用半導体集積回路への応用が可能な高性能FeFETの作製し大いに貢献する成果を得ることができた。

在本研究中，我们将针对有望用作下一代非易失性存储器和非易失性逻辑器件的铁电场效应晶体管（FeFET）的小型化和薄型化进行研究，并将开发可应用于其目的是创造实用的半导体集成电路。去年，我们通过将铁电体SrBi2Ta209和绝缘体Hf-Al-0做得更薄，实现了制造能够以低幅度（4V）写入数据的铁电栅晶体管的目标。今年，我们对电路制造技术进行了研究，以扩大规模。 FeFET 在非易失性逻辑电路中的应用。到目前为止，研究都是在逐个晶体管的基础上进行的，因此制造工艺仅限于晶体管的源极、漏极和栅极电极的形成，但在非易失性逻辑电路、p沟道FeFET和因此，需要在电极之间形成布线并形成绝缘膜以防止布线之间不必要的短路。首先，使用电子束蒸发将 Ti/Al 两层金属层填充到源极和漏极的硅孔中。 Ti金属用作源极、漏极和栅极的第一层布线材料。在形成第二层布线之前，通过射频磁控溅射形成SiO 2 绝缘层，并通过电子束蒸镀形成Ti/Al双层金属层。利用今年开发的电路创建技术，我们使用 FeFET 制作了逻辑运算 NOT 电路原型，并评估了其电气特性，不仅确认了逻辑运算操作，还确认了逻辑数据的非易失性存储性能。综上所述，我们能够制造出可应用于实际半导体集成电路的高性能FeFET，这是本研究的目标，并取得了巨大贡献的成果。