局間干渉、符号間干渉を抑圧するCDMA符号による並列高速伝送システムの小規模化

使用抑制站间干扰和符号间干扰的 CDMA 码缩小并行高速传输系统的规模

• 批准号: 15760266
• 负责人: 松元 隆博
• 金额: $ 2.05万
• 依托单位: Yamaguchi University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2003
• 资助国家: 日本
• 起止时间: 2003 至 2004
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-15760266/
• 关键词: 実数値系列; 有限長系列; スペクトル拡散; マッチトフィルタ; M-ary; DS-SS方式; FPGA; ASIC; ZCZ系列

本研究では,実数ZCZ有限長系列を用いたM-ary/DS-SS通信モデムのベースバンド処理部の小規模な構成法を提案し、実際にそれをLSIで試作を行った。実数ZCZ有限長系列セットは,その非周期自己相関関数が端点を除き直交し,相互相関関数がある区間において0となる系列セットである。そのため,この系列を用いたM-ary/DS-SS通信では,系列同士を干渉なく識別することが出来る。しかしながら、実数値をとる系列であるために回路規模が大規模になることが問題となっていた。受信側で用いるマッチフィルタについては,系列を隼成するときに用いた実数直交有限長系列に対するマッチトフィルタを縦続接続させて構成し,さらに共通部分を共有化することによって回路規模を減少させる構成法を提案した。また、送信側で用いる符号発生器については,上記構成のマッチトフィルタを用いることによって小規模な回路で実現できるツリー型符号発生器を提案した。これは、マッチトフィルタのインパルス応答が系列の時間反転波形になることを利用している。これによると,系列セット内の各系列に対する複数のマッチトフィルタに入力するインパルス信号の入力端子と入力タイミングを制御するだけで簡単に,所望の系列を発生させることができる。これらの構成法を適用した、系列長129,系列数8,無相関区間3の実数ZCZ有限長系列を用いたM-ary/DS-SS通信モデムのベースバンド処理部を,東京大学大規模集積システム設計教育研究センタ(VDEC)を介して,実際にLSIの試作を行った。設計は,ハードウェア記述言語の一つであるverilog HDLを用い,シミュレーションはメンターグラフィックス社のmodel sim,またはケーデンス社のverilogXLを,論理合成は,シノプシス社のDesign Compilerを,配置配線には,シノプシス社のApolloを,デザインルールチェック(DRC)とレイアウト対スケマティック(LVS)には,メンターグラフィックス社のCalibreをそれぞれ用いた。試作したLSIは、電源電圧が3.3V、チップ寸法が4.9mm角のCMOS 0.35μmプロセスのLSI(ローム社)である。その結果、送信側、受信側合わせて、系列長129のマッチトフィルタを16個含んでいるのにもかかわらず、2入力のNANDゲート換算で約7.7万ゲートの規模で実装できた。また、80MHzのクロックで動作することが確認できた。これはチップレートが80Mcpsであることを意味する。動作確認の結果、理論通り、同期点の前後1チップの区間において、他の系列による干渉を抑圧出来ていることが確認できた。

在这项研究中，我们提出了一种针对MARY/DS-SS通信调制解调器的基带处理部分的小规模构造方法，并使用了实际ZCZ有限长度序列，并实际上使用LSI生成了此方法。真实的ZCZ有限长度系列集是一组序列，其非周期性自相关函数除终点外是正交的，并且在存在互相关函数的间隔中变为0。因此，在使用此序列的M-ARY/DS-SS通信中，可以区分无干扰的序列。但是，由于该系列具有实际值，因此电路尺度变大。至于接收器侧上使用的匹配滤波器，我们提出了一种构造方法，其中匹配的过滤器用于实际正交有限长度序列，当时序列是hayabusa是由级联的连接构建的，并进一步共享共享零件以减少电路尺度。此外，关于传输端上使用的代码生成器，建议通过使用上述结构的匹配过滤器，可以通过小规模电路实现树型代码生成器。这利用了以下事实：匹配滤波器的脉冲响应成为序列的时光波形。这允许通过简单地控制序列集中每个序列的多个匹配过滤器的脉冲信号输入的输入终端和输入时间来轻松生成所需的序列。使用这些配置方法，使用Tokyo大型集成系统的设计教育和研究中心（VDEC）（VDEC）（VDEC）（VDEC），使用LSI Prototype生产了M-ARY/DS-SS通信调制解调器的基带处理部分，序列长度为129，序列数量和3个不相关的间隔实际上生产，序列长度为129，序列数和3个不相关的间隔实际上生产了M-ARY/DS-SS通信调制解调器的基带处理部分。 The design was made using verilog HDL, one of the hardware description languages, and for simulations, we used Mentor Graphics' model sim or Cadence's verilogXL, for logic synthesis, Synopsys' Design Compiler, Synopsys' Apollo for placement and routes, and Mentor Graphics' Calibre for design rule checking (DRC) and layout versus schematic (LVS).原型LSI是CMOS0.35μm的过程，电源电压为3.3V，芯片尺寸为4.9mm平方（ROH）。结果，尽管发射器和接收器包含16个匹配的过滤器，序列长度为129，但两输入NAND大门仍能以大约77,000个门的比例实现。还确认它在80MHz时钟运行。这意味着芯片速率为80MCP。通过操作确认，可以证实，在同步点之前和之后，可以抑制其他序列的干扰，作为理论。

项目成果

高橋拓生, 松藤信哉, 松元隆博, 棚田嘉博: "拡張したZCZ符号を用いた光CDMA方式の堤案"電子情報通信学会技術研究報告WBS. 2003-83. 19-23 (2003)

Takuo Takahashi、Shinya Matsufuji、Takahiro Matsumoto、Yoshihiro Tanada：“使用扩展 ZCZ 码的光学 CDMA 系统的提案”IEICE 技术报告 2003-83 (2003)。

酒井研道, 松元隆博, 棚田嘉博: "シフト直交実数有限長系列を用いたSS通信変復調回路の検討"平15電気・情報関連学会中国支部連合大会講演論文集. 414 (2003)

Kendo Sakai、Takahiro Matsumoto、Yoshihiro Tanada：“使用移位正交实数有限长度序列的 SS 通信调制/解调电路的研究”平成 15 年电气和信息社会中国分会联合会会议记录 414（2003 年）。

光ZCZ符号を用いたM-ary/DS-SS方式のためのマッチトフィルタの試作

使用光学 ZCZ 码的 M-ary/DS-SS 系统匹配滤波器原型

• 发表时间: 2005
• 期刊: 電子情報通信学会技術研究報告 RCS2004-309
• 作者: 松元隆博;月足繁夫;松藤信哉;棚田嘉博
• 通讯作者: 棚田嘉博

松元隆博, 棚田嘉博: "丸め誤差のあるシフト直交実数有限長系列の非周期自己相関特性"電子情報通信学会論文誌A. Vol.J86-A, No.6. 674-683 (2003)

Takahiro Matsumoto、Yoshihiro Tanada：“具有舍入误差的移位正交实有限长度序列的非周期自相关特性”IEICE Transactions A. Vol.J86-A，No.6 (2003)。

酒井研道, 松元隆博, 棚田嘉博: "シフト直交実数有限長系列を用いたSS通信変復調回路の試作"第5回IEEE広島支部学生シンポジウム論文集. 118-119 (2003)

Kendo Sakai、Takahiro Matsumoto、Yoshihiro Tanada：“使用移位正交实有限长度序列的 SS 通信调制/解调电路的原型”第五届 IEEE 广岛分会学生研讨会论文集（2003 年）。