水平磁場印加表面ホール電位分布測定による半導体薄膜の内部局所物性計測技術の開発

开发通过施加水平磁场测量表面空穴电势分布来测量半导体薄膜内部局部物理性质的技术

基本信息

批准号：
15760022
负责人：
有馬健太
金额：
$ 2.69万
依托单位：
Osaka University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2003
资助国家：
日本
起止时间：
2003 至 2004
项目状态：
已结题

项目摘要

次世代の高性能電子デバイスを実現するためには、そこで用いられる各種半導体薄膜の物性、特に、バルク内部のデバイスパラメータを正しく理解することが不可欠である。本申請では、試料水平面内の直交する方向に電流および磁場を印加したときに、ホール効果に伴って現れる表面電位の変化を局所的に計測することによって、電子デバイス用半導体薄膜内部の物性(移動度分布、膜厚分布、ドーパント分布など)をnmオーダーの空間分解能で評価する計測技術の開発を目指して研究を開始した。本研究で得られた実績を下記に記す。1)提案した表面ホール電位の存在を実証するための基礎実験装置を試作した。すなわち、真空中で試料の水平面内に電流と磁場を印加し、その時の表面電位の変化をケルビン法により1mVの精度で計測できるシステムを開発した。2)この基礎実験装置を用いて、異なるキャリアタイプ(n型、p型)を有するシリコンウエハ表面上での電位測定を行った。その結果、電流・磁場印加時に発生する表面電位の変化量が、印加電流に比例すること、さらに、キャリアタイプの違いを反映して、発生する電位の符号が反転する現象を確認した。これにより、表面ホール電位の存在を実証した。3)厚さ100μmのp型SOI(Silicon on Insulator)層を用いて、表面ホール電位測定を行った。得られた表面ホール電位はやはり、印加電流量に比例し、その符号も予想通りであった。これにより、絶縁体基板上の半導体薄膜においても、計測が可能であることを実証した。

为了实现下一代高性能电子设备，必须正确理解其中使用的各种半导体薄膜的物理特性，尤其是批量内部使用的设备参数。 In this application, research has begun with the aim of developing a measurement technology that locally measures changes in surface potential that occur with Hall effects when current and magnetic fields are applied in a direction perpendicular to the horizontal plane of the sample, and evaluates physical properties (mobility distribution, film thickness distribution, dopant distribution, etc.) inside semiconductor thin films for electronic devices with spatial resolution of the order of nm.本研究获得的结果如下列出。 1）我们创建了一个原型基本实验装置，以证明所提出的表面孔电位的存在。换句话说，开发了一个系统，该系统允许在真空中将电流和磁场应用于样品的水平平面，并且可以使用kelvin方法以1MV的精度测量表面电位的变化。 2）使用这种基本的实验装置，在具有不同载体类型（N型，P型）的硅晶圆表面上进行了潜在的测量。结果，已经证实，当应用电流和磁场时，产生的表面电势的变化量与所施加的电流成正比，并且产生的电势的符号反映，反映了载体类型的差异。这证明了表面孔电位的存在。 3）在绝缘子（SOI）层上使用100μm厚的P型硅测量表面孔电位。获得的表面孔电势确实与施加电流的量成正比，并且符号如预期。这表明即使在绝缘子底物上的半导体薄膜也可以进行测量。