非整数分周器を用いた広帯域ディジタル位相同期ループ

使用分数分频器的宽带数字锁相环

基本信息

批准号：
06650394
负责人：
森真作
金额：
$ 1.28万
依托单位：
Keio University
依托单位国家：
日本
项目类别：
Grant-in-Aid for General Scientific Research (C)
财政年份：
1994
资助国家：
日本
起止时间：
1994 至无数据
项目状态：
已结题

项目摘要

本研究では、簡単な回路構成で、極めて広い同期範囲および高速引き込みを実現するDPLLの確立を目的とし、その一手段として非整数分周器を用いた広帯域DPLLを考案した。本DPLLでは、入力周波数に応じて分周比を変化させ、更に非整数分周器によって周波数誤差除去することで入力周波数に適した自走周波数を得ることができる。従って、考案したDPLLは極めて広い初期同期範囲を得ることがきでた。また、周波数誤差の除去後、分周器のリセットにより位相誤差を除去するため、入出力信号の位相を揃え、初期位相誤差を取り除くため引き込み過程が高速に完了する特性を持つ。更に本DPLLは、従来の2値量子化DPLLに非整数分周器を不加しただけであるので、回路構成は非常に簡単である。本研究で考案したDPLLの有用性を確認するために、理論および論理回路レベルでの回路設計・試作による実験から本DPLLの動作と同期範囲、引き込み特性を評価した。その結果、本DPLLは未知の周波数に対しても同期可能であること、高速引き込みが可能であることを明らかにした。従って、一度ある周波数帯に対して本DPLLを設計すれば、無調整で使用することができ、極めて汎用性が高い。更に、本DPLLは高速引き込みも可能であるので、ディジタルデータ通信のビット同期に極めて有効である。

在本研究中，我们的目标是建立一个通过简单的电路配置实现极宽同步范围和高速引入的 DPLL，作为实现这一目标的手段，我们设计了使用非整数分频器的宽带 DPLL 。在该DPLL中，通过根据输入频率改变分频比并使用非整数分频器进一步消除频率误差，可以获得适合输入频率的自由运行频率。因此，所设计的DPLL能够获得极宽的初始同步范围。进一步地，在去除频率误差后，通过复位分频器来去除相位误差，使输入输出信号的相位对齐，去除初始相位误差，从而快速完成吸合过程。。此外，由于该DPLL只是在传统的二进制量化DPLL的基础上添加了非整数分频器，因此电路配置极其简单。为了证实本研究中设计的 DPLL 的实用性，我们通过电路设计和原型实验在理论和逻辑电路层面评估了该 DPLL 的操作、同步范围和牵引特性。结果表明，该 DPLL 甚至可以与未知频率同步，并且可以进行高速采集。因此，这个DPLL一旦针对某个频段设计出来，就可以不用调整就可以使用，使其具有极强的通用性。此外，该DPLL能够高速引入，使其对于数字数据通信中的位同步非常有效。