高速引き込み周波数シンセサイザに関する研究

高速吸合频率合成器的研究

基本信息

批准号：
04650294
负责人：
森真作
金额：
$ 1.28万
依托单位：
Keio University
依托单位国家：
日本
项目类别：
Grant-in-Aid for General Scientific Research (C)
财政年份：
1992
资助国家：
日本
起止时间：
1992 至无数据
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-04650294/
关键词：
PLLシンセサイザ周波数ホッピングパルス除去回路

项目摘要

本研究では高速周波数切り換えに適したPLL周波数シンセサイザに関して研究を行った。以下、得られた研究成果の概要を示す。1.PLLシンセサイザにおいて、基準周波数と出力周波数のチャネル間隔が独立に設定できることを可能にするために、新しい形の多段パルス除去回路を提案した。この回路を用いて、基準周波数を従来のものより大きな周波数を選ぶことによって、非常に高速な周波数切り換えが可能であることを実験により示した。2.このシンセサイザが、更に高速に周波数切り換えを行えるようにするために、異なる時定数を持つ複数の低域通過フィルタを切り換える方法を提案した。周波数切り換えの間に、これらのフィルタを切り換えることによって、シンセサイザのループ利得を一時的に高くすることによって、より高速な周波数切り換えが可能であることを実験により明らかにした。3.このシンセサイザの問題点であった出力周波数の精度を良くするために、多段パルス除去回路の出力を可変させる方法を提案した。また更に、高速な周波数引き込みを得るために、周波数切り換えの間、一時的にパルス除去の量を可変させる方法を提案し、実験により確かめた。4.このパルス除去回路をDPLLのディジタルVCOに適用し、周波数逓倍型ディジタPLLを提案した。このDPLLは、入力の周波数を測定し、出力周波数と比較して系の自走周波数を変更することにより周波数誤差を除去するので、出力のパルス間隔が一定となり、更に広い同期範囲を得ることができる。また高速引き込みも同時に得られることを実験により確認した。

在本研究中，我们研究了一种适用于高速频率切换的 PLL 频率合成器。以下是所获得的研究结果的摘要。 1.为了能够在PLL合成器中独立设置参考频率和输出频率的通道间隔，我们提出了一种新型的多级脉冲去除电路。使用该电路，我们通过实验证明，通过选择比传统频率更高的参考频率，可以实现非常高速的频率切换。 2. 为了使该合成器能够更快地切换频率，我们提出了一种切换多个具有不同时间常数的低通滤波器的方法。实验表明，通过在频率切换期间切换这些滤波器来临时增加合成器的环路增益，可以实现更快的频率切换。 3.为了提高该合成器的输出频率的精度，我们提出了一种改变多级脉冲去除电路的输出的方法。此外，为了获得高速频率牵引，我们提出了一种在频率切换时临时改变脉冲去除量的方法，并通过实验进行了证实。 4.我们将该脉冲去除电路应用到DPLL的数字VCO中，提出了倍频型数字PLL。该DPLL测量输入频率并将其与输出频率进行比较，通过改变系统的自由运行频率来消除频率误差，从而使输出脉冲间隔保持恒定，并且可以获得更宽的同步范围。通过实验也证实，还可以同时获得高速回缩。