低速陽電子線を用いた高温熱平衡状態におけるSiの点欠陥挙動解析

利用慢正电子束分析高温热平衡状态下硅的点缺陷行为

基本信息

批准号：
11750567
负责人：
上殿明良
金额：
$ 1.47万
依托单位：
University of Tsukuba
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1999
资助国家：
日本
起止时间：
1999 至 2000
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-11750567/
关键词：
陽電子 Si 格子欠陥熱平衡 SiC 欠陥

项目摘要

序安価に大口径のSiC基板を製作する手法として,Si基板の炭化が着目されているが,良質なSiC膜を作るための条件が極めて限られていること,また炭化時のSi基板への欠陥導入等が大きな問題となっている.本研究では,低速陽電子を用いて,Si基板の炭化によってカーボン/Si界面近傍に導入される空孔型欠陥を検出し,Siの炭化過程を研究した.測定方法Cz-Si基板に室温で蒸着によりカーボン(C)膜を形成した.その後,低速陽電子ビームを用いて,試料温度(室温-1473K)を変化させながら陽電子消滅γ線ドップラー拡がりを測定した.また,1573Kから急冷及び徐冷した試料についても同様の測定を行うと共に,超短パルス低速陽電子ビームにより陽電子寿命測定を行った.結果C/Si試料のSパラメーターの陽電子打ち込みエネルギー(E)依存性を試料温度の関数として測定した.298Kでは,E=0-4 keVでSが一定値となった.これは,陽電子がC膜中で消滅しているためである.1173KではE〓5 keV付近でSが上昇するため,C/Si界面に空孔型欠陥が導入されたと判断した.TEMにより,界面にはピラミッド型の空孔(サイズは100nmオーダー)が導入されていることがわかったが,陽電子はむしろ界面近傍の点欠陥を検出していると考えられる.TEM,SIMSの結果も合わせて検討した結果,炭化と同時に,Si基板に空孔型欠陥の集合体が導入されることがわかった.これはSiC形成に伴い導入された歪に起因すると考えられる.

Si衬底的碳化作为一种低成本制造大直径SiC衬底的方法而受到关注，但制作高质量SiC薄膜的条件极其有限，并且碳化过程中对Si衬底引入缺陷的影响也极其有限。已成为一个大问题。在这项研究中，我们使用慢正电子来检测由于硅基板碳化而在碳/硅界面附近引入的空位型缺陷，并研究了硅的碳化过程。测量方法通过气相沉积碳（C）膜然后，使用慢速正电子束，我们在改变样品温度（室温 - 1473 K）时测量了正电子湮灭伽马射线多普勒扩散，并对从 1573 K 快速冷却和缓慢冷却的样品进行了类似的测量。同时，使用超短脉冲慢速正电子束测量正电子寿命。结果测量了 C/Si 样品的 S 参数对正电子注入能量 (E) 的依赖性，作为样品温度的函数。在 298K 下,E=0-4 S 在 keV 处变为恒定值这是因为在 1173K、E〓5 处正电子湮灭。由于S在keV附近增加，因此确定在C/Si界面处引入了空位型缺陷，TEM表明在界面处引入了金字塔形空位（尺寸为100nm量级），但是正电子被引入。而是位于界面附近。认为检测到了点缺陷。考虑TEM和SIMS的结果，发现在碳化的同时，空位型缺陷的聚集体被引入到Si基板中。这是由于这被认为是由于引入的畸变造成的。