集成电路抗故障注入攻击早期诊断关键技术研究

Integrated circuits (ICs) have been widely employed in various domains, and become the key to the national informatization and information security systems. An IC chip can contain billions of transistors now, and such high complexity makes the security integrity of the chip more and more difficult to realize. Attackers can attack the security-weak parts of the chip with various means to steal or modify the internal sensitive data, resulting in huge economic losses and great harm to society. Therefore, it is very important to perform early diagnosis, find potential safety hazards and apply protection techniques to IC designs at the design stage, in order to enhance the security of chips and information systems and reduce design cycle and cost. Currently, fault injection attack has become the main threat to IC security. This project will carry out investigations on fault injection attack mechanism and modeling, low cost fault injection scheme, efficient stimulus generation, and evaluation method for capability against fault injection attack. By developing new formal model and fault injection scheme, we will create an efficient hardware emulation environment for the early diagnosis of IC designs against fault injection attack. The diagnosis method and hardware emulation system developed by this project can be applied to the IC design flow and third-party IC security checking, and will be greatly beneficial to the healthy development of the IC industry in China.

集成电路芯片已广泛应用于国计民生的各个领域，成为我国信息化和信息安全体系的重要基础。一个集成电路芯片可以集成几十亿只晶体管，如此高的复杂度使芯片设计本身的安全完整性越来越难以保证。攻击者可以采取多种手段对芯片薄弱环节进行攻击，以窃取和修改芯片内部的敏感数据，会造成巨大的经济损失和社会危害。因此，在设计阶段对芯片设计进行早期诊断，查找安全隐患，采取防护措施，对提高芯片和信息系统安全性、缩短设计周期和降低成本具有重要意义。目前，故障注入攻击已成为芯片安全的重要威胁。本项目围绕故障注入攻击作用机理和建模、低成本故障注入机制、高效激励生成方法、以及抗故障注入攻击量化评估体系等方面展开重点研究，通过形式化建模和故障注入机制的创新性探索，将实现一个高效的硬件模拟环境，用于集成电路设计抗故障注入攻击的早期诊断。项目研究成果可以广泛应用于芯片的开发过程以及第三方检测，有助于促进我国集成电路产业的发展。

集成电路成为我国信息化和信息安全体系的重要基础，集成电路的安全决定了被处理信息的安全。然而，设计缺陷或被植入恶意功能单元给集成电路的使用留下了安全隐患，使攻击者有机可乘，采用各种手段对芯片进行攻击，造成巨大危害。本项目提出了一个集成电路抗故障注入攻击早期诊断方法，旨在设计阶段对芯片设计的安全性进行评估，查找安全隐患，以确保芯片的安全性，缩短设计周期，降低设计成本。主要研究内容和取得重要成果如下：1）实现了纳秒级电磁脉冲发生器，可产生幅值可调（0-50V）、脉宽可变（200-2000ns）、最快下降沿<20ns的脉冲信号，并搭建了一个电磁故障注入攻击实验平台。发现电磁脉冲故障注入攻击会造成数字电路的延时和翻转故障，特别是翻转故障。提出了改进的时钟毛刺故障模型，和原有模型相比，攻击成功率提升了14%，破解需要的平均故障数减少了8.5%。2）设计了基于FPGA的资源消耗低、注入效率高的故障注入攻击硬件模拟平台。该平台工作在电路网表级，可以避免修改设计源码；能够自动生成各种故障模型，覆盖各种不同的故障注入攻击技术；整个模拟过程对用户透明，可以容易地与现有FPGA开发流程集成。创新性地提出了逻辑混合和基于增广S图的平衡结构部分扫描方法，与已有的方法比，节省了35.7%~47.2%逻辑资源。3）为了检测冗余电路，创新性地提出了一种结合硬件木马结构特征与宿主电路特征的硬件木马检测技术。通过特征提取、特征匹配、异常值判别等算法的开发，提高了硬件木马的检测准确率。实验结果表明，本项目所提出的方法可检测到所有的隐秘木马，硬件木马检测准确率可以达到87%。与现有方法相比，检测的准确率和误判率均为最好。4）针对SPN (SubstitutionPermutation Network)结构密码电路，建立了基于信息熵的芯片设计抗故障注入攻击能力的量化评价体系， 定义的安全因子可以量化多种故障模型和防御措施的效果。本项目提出的集成电路抗故障注入攻击早期诊断方法实现了故障生成、故障注入、攻击模拟、安全评估的完整流程，可以广泛应用于芯片的开发过程以及第三方检测，有助于促进我国集成电路产业的健康发展。

内容获取失败，请点击重试