具有IP保护特质的集成电路系统新型设计方法研究

Mordern informaiton-based society has boosted the development of information technologies (ITs). Integrated circuits (ICs) are the basis of ITs.As a result, ICs' integration and complexcity have become higher and higher, and the costs of IC design and manufacture increase sharply, making the intellectural property (IP) protection of ICs a crucial issue. How to quickly, conveniently, reliably and low costly verify illegal clones of IC designs is a problem which has to be resolved now. If this problem is not solved quickly and completely, independent innovation activities in the IC indunstry will be worsely affected, and thus the progress to become an innovative China will be blocked. Existing IC's IP protection techniques cannot solve the above problem efficiently. This proposal is trying a new approach: design for IP protection. This approach systematically investigates three novel combinations: the combination of IP protection with IC dsign- - at design time exploiting design variability to represent IP information, the combination of IP protection with IC verification and testing- - exploiting IC verification and testing approaches to extract IP information, and the combination of IP protection reliability merits with IC performance merits by means of modelling and advanced optimization techniques, in order to produce ICs with inherent anti-clone ability.

当今社会信息化的巨大需求促使信息技术高速发展。作为信息技术的基础，集成电路的集成度和复杂度越来越高，设计和制造成本出现指数增长，使得集成电路的知识产权(IP)保护问题变得极其突出。如何快速地、便捷地、可靠地、低成本地验证集成电路设计的克隆以保护集成电路的IP已成为一个迫切需要解决的问题。这个问题解决不好，会极大地限制集成电路设计领域的自主创新活动，从而阻碍我们国家建设成为创新型国家的战略进程。现有各种集成电路IP保护技术都无法有效地解决这个问题。本课题旨在尝试一个新的解决思路：面向集成电路IP保护的设计方法（design for IP protection），创新性地通过三个融合的机理与实现方式的研究- - 集成电路IP保护与集成电路设计的有机融合、IP保护与集成电路验证和测试的高效融合、以及IP保护指标与集成电路传统设计指标的系统融合，使得集成电路天生具备反克隆的特质。

随着集成电路发展进入SoC时代，IP核复用技术得到广泛应用。在缩短设计周期、降低设计成本和风险的同时，IP核却面临着非法使用、非法传播、克隆、非法改动等知识产权侵权行为。这些侵权行为给IP核设计者带来了巨大经济损失，同时也给关系国计民生的应用领域带来了安全隐患。本项目提出了一个面向集成电路IP保护的设计方法，旨在实现可靠、低成本、便捷的集成电路IP保护。主要研究内容和取得重要成果如下：1）把集成电路安全和集成电路设计合二为一，创新性地利用集成电路设计本身的特征实现高效、可靠的版权保护。基于集成电路数据路径的延时多样性、算术运算操作溢出、片上网络路由冗余性和电路设计未完全利用的逻辑资源，设计实现了四种集成电路IP的保护方法，可以有效防止非法使用和克隆，并查找非法传播的源头。这些保护方法具有优异的可靠性、抗攻击性和较低的成本。基于标准测试电路集的实验显示，保护方法仅引入小于3%额外功耗、小于5%额外面积和小于3%的额外路径延时。2）为了检测非法改动，创新性地提出了基于信号字统计特性激活硬件木马的方法。利用集成电路信号字层面的均值、方差和自相关系数实现集成电路内部信号的控制，降低了传统方法的复杂度，缩短硬件木马激活所需时间120倍，便于检测。3）融合测试技术实现了电路设计版权信息的验证机制。利用直接存取测试机制（Direct-Access Test Scheme）和扫描测试机制（Scan-Based Test Scheme）实现了对被集成IP核的访问，向其注入输入序列并提取版权信息进行验证。拓展自动测试矢量生成（ATPG）算法，提出了电路行为描述层数据路径激活和信号传递算法，生成用于IP验证的输入序列。4）把集成电路的安全问题上升为集成电路的设计驱动和主要设计目标，探索了集成电路多项性能指标的评估体系和建模理论。对集成电路数据路径的速度、面积、功耗、IP保护可靠性等进行了建模，并形成了一个多目标的优化问题，采用模拟退火技术进行求解，实现了集成电路性能和安全的折中。基于功耗模型，设计了功耗动态管理优化算法，实现功耗自适应电路系统。使用人工智能神经网络技术，对FPGA集成电路的互联线总线长、路由通道宽度进行了建模，实现模型平均精度在4.0%以下。研究成果满足集成电路的IP保护需求，可以应用到我国快速发展的集成电路产业中，实现有序的知识产权重用，有助于创造良好的产业环境。

内容获取失败，请点击重试