スケーラブルRF CMOSトランシーバに関する研究

可扩展RF CMOS收发器的研究

基本信息

批准号：
12J09379
负责人：
李尚曄
金额：
$ 1.15万
依托单位：
Tokyo Institute of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2012
资助国家：
日本
起止时间：
2012 至 2013
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-12J09379/
关键词：
RF CMOS Scalable Frequency synthesizer Iniection locking Transceiver Digital Injection locking

项目摘要

RF CMOSトランシーバを設計のために必ず必要なものとしては, 実際のRF信号を生成する周波数シンセサイザがある. そのシンセサイザは一般的にインダクタとコンダクタの共振を用いて信号を生成するために面積が大きいというのが問題として挙げられてきた. 本研究では, まずその周波数シンセサイザのスケーラブル化・高性能化のために, トランジスタのみの構成であるリング発振回路と注入同期を用いている. 平成25年度には, 昨年度に試作したシンセサイザを評価し, 論文投稿のために結果をまとめていた.もう一つの研究実施計画であった「周波数シンセサイザのスケーラブル・高性能化に向け, TDC, ディジタルフィルタなどのディジタル回路技術と, 注入同期回路技術などのアナログ技術を組み合わせる新しいアーキテクチャを考案」に関してはTDCやディジタルフィルタの設計までは至ってないものの, VbrilogやVHDLなどを用いたディジタル設計技術を身につけることができた. また, ディジタル制御のためにSPI (Serial Peripheral Interface)をシンセサイザに内臓し, アナログ制御端子をなくしたのも今年度の成果の一つである.他にも, 注入同期技術とリング発振回路のみで構成された新たな送信機アーキテクチャを提案し, 論文を投稿した.最終目標であるスケーラブルRF CMOSトランシーバも進捗しており, 65nmCMOSプロセスを用いてトランシーバのプロトタイプを設計・試作を行った. 現在, トランシーバモジュールの評価を行っており, 論文投稿を準備中である.

设计RF CMOS收发器所需的一件事是生成实际RF信号的频率合成器。问题是合成器很大，因为它使用电感器和导体的共振产生信号。在这项研究中，首先，为了使频率合成器可扩展和高性能，使用了一个仅由晶体管构成的环振荡电路和注射锁定。 2013年，去年对原型合成器进行了评估，并汇编了结果以提交论文。另一个研究计划是“为了提高频率合成器的可伸缩性和高性能，我们设计了一种新的体系结构，将TDC和数字过滤器等数字电路技术与注射锁定电路技术（例如注射锁定电路技术）相结合”，尽管尚未仔细研究TDC或数字过滤器的设计。也可以使用Vbrilog和VHDL获取数字设计技术。今年的结果之一是，合成器内置的串行外围界面被内置在用于数字控制的合成器中，并消除了模拟控制终端。此外，提出了一个新的发射机结构，仅包括注射锁定技术和环振荡电路，并提交了一篇论文。可扩展的RF CMOS收发器的最终目标也正在进步，并使用65nm CMOS工艺设计和原型设计了收发器的原型。当前，正在评估收发器模块并准备纸张。