A Study of a Tile-based NoC System using IPs and its Design

使用IP的基于Tile的NoC系统的研究及其设计

• 批准号: 23500069
• 负责人: WATANABE TAKAHIRO
• 金额: $ 3.33万
• 依托单位: Waseda University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2011
• 资助国家: 日本
• 起止时间: 2011 至 2013
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-23500069/
• 关键词: NoC; ＳｏＣ; ＩＰ; アーキテクチャ; 低電力; ルーティング; ＰＣＢ; 自動配線アルゴリズム; SoC; PCB; キャッシュ; 低消費電力; バス配線; Intellectual Property; ネットワークオンチップ (NoC); NoC構成手法; システムオンチップ SoC; LSIアーキテクチャ; 設計自動化; 低消費電力アーキテクチャ; 低消費電力キャッシュ; IP; ネットワークオンチップ

NoC(Network on Chip) is one of a promising solution to implement the ultra large scale system with high performance on a chip. For improving the design efficiency of NoC, an IP-reused design method was proposed to implement a core in each tile, where design techniques for instruction-level customizable processor IP were developed and its design environment was constructed. Application-specific NoCs of Two- or Three-dimension were also discussed, and NoC architectures for high throughput, low latency and low power were explored and routing algorithms with high performance or fault-tolerancy were developed. Besides, to solve a signal-delay problem of the board-level system composed of NoCs and SoCs(System on Chip), several routing algorithm ware proposed and evaluated.

NOC（芯片上的网络）是实现具有芯片高性能的超规模系统的有前途解决方案之一。为了提高NOC的设计效率，提出了一种IP重新使用的设计方法，以在每个瓷砖中实现一个核心，在该瓷砖中开发了用于教学级的可自定义处理器IP的设计技术，并构建了其设计环境。还讨论了二维或三维的特定应用NOC，并探索了高吞吐量，低潜伏期和低功率的NOC架构，并开发了具有高性能或耐受性耐受性的路由算法。此外，为了解决由NOC和SOC（芯片上的系统）组成的董事会级系统的信号延迟问题，提出和评估了几种路由算法。

项目成果

A Hybrid Layer- Multiplexing and Pipeline Architecture for Efficient FPGA-based Multilayer Neural Network

用于基于 FPGA 的高效多层神经网络的混合层复用和流水线架构

• 发表时间: 2011
• 期刊: IEICE NOLTA
• 作者: Y.P.Dong;C.Li;Z.Lin and Takahiro Watanabe
• 通讯作者: Z.Lin and Takahiro Watanabe

渡邊研究室へようこそ （Welcome to Watanabe Lab.)

欢迎来到渡边实验室。

A Stack-based Solution for Alias Problem in Branch Prediction

分支预测中别名问题的基于堆栈的解决方案

• 作者: Huatao ZHAO;Jiongyao YE;Yuxin Sun;Takahiro WATANABE;殷思杰，カドウ チョ，渡邊孝博
• 通讯作者: 殷思杰，カドウ チョ，渡邊孝博

LVSの出力情報を活用した VLSI 電源配線幅の高速検証システム

使用LVS输出信息的VLSI电源布线宽度高速验证系统

• 发表时间: 2013
• 期刊: 電子情報通信学会論文誌D
• 作者: 亀井智紀;渡邊孝博;川北真裕
• 通讯作者: 川北真裕

Adaptive Router with Predictor using Congestion Degree

具有使用拥塞度的预测器的自适应路由器

• 作者: Lian Zeng;Takahiro Watanabe
• 通讯作者: Takahiro Watanabe