Studies on Normal-Operation-Aware Accurate Delay Fault Testing for VLSIs
VLSI 正常运行感知的精确延迟故障测试研究
基本信息
- 批准号:22700054
- 负责人:
- 金额:$ 2.5万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Young Scientists (B)
- 财政年份:2010
- 资助国家:日本
- 起止时间:2010-04-01 至 2014-03-31
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
Since our life is dependent on computer systems, reliability of the computers is essential. To create reliable systems, very large scale integration circuits (VLSIs), which are the main components of the systems, need to be tested and the test quality must be improved considering their operating environment. Under this grant, for supporting normal-operation-aware testing, a method of test pattern and response delivery using normal operation, a method of thermal-uniformity-aware built-in self-test (BIST), a method of linear feedback shift register (LFSR) seed generation for high quality pseudo-random BIST, and a framework of constrained test generation to generate test and diagnosis patterns with desired properties have been developed.
由于我们的生活取决于计算机系统,因此计算机的可靠性至关重要。为了创建可靠的系统,是系统的主要组成部分,需要测试非常大的集成电路(VLSIS),考虑其操作环境,必须提高测试质量。在这项赠款的下,用于支持正常操作 - 感知测试,一种使用正常操作的测试模式和响应交付方法,一种热均匀度感知的内置自我测试(BIST),一种线性反馈转移寄存器(LFSR)生成的方法,用于高质量的伪兰德骑士,以及开发了测试模式的框架,以产生测试模式。
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
F-scan test generation model for delay fault testing at RTL using standard full scan ATPG
使用标准全扫描 ATPG 在 RTL 进行延迟故障测试的 F 扫描测试生成模型
- DOI:10.1109/ets.2011.61
- 发表时间:2011
- 期刊:
- 影响因子:0
- 作者:Marie Engelene Jimenez Obien;Satoshi Ohtake and Hideo Fujiwara
- 通讯作者:Satoshi Ohtake and Hideo Fujiwara
A method of LFSR seed generation for scan -based BIST using constrained ATPG
一种使用约束 ATPG 的基于扫描的 BIST 的 LFSR 种子生成方法
- DOI:10.1109/cisis.2013.136
- 发表时间:2013
- 期刊:
- 影响因子:0
- 作者:Susumu Kariyuki;Atsuto Kubo;Hironori Washizaki and Yoshiaki Fukazawa;Takanori Moriyasu and Satoshi Ohtake
- 通讯作者:Takanori Moriyasu and Satoshi Ohtake
制約付きテスト生成を用いたスキャンBIST のLFSR シード生成法
使用约束测试生成扫描 BIST LFSR 种子生成方法
- DOI:
- 发表时间:2013
- 期刊:
- 影响因子:0
- 作者:森保 孝憲;大竹 哲史
- 通讯作者:大竹 哲史
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
OHTAKE Satoshi其他文献
OHTAKE Satoshi的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
相似海外基金
Aging Fault Detection and Failure Prediction Technologies within IoT Edge Devices
物联网边缘设备中的老化故障检测和故障预测技术
- 批准号:
19K20234 - 财政年份:2019
- 资助金额:
$ 2.5万 - 项目类别:
Grant-in-Aid for Early-Career Scientists
On design-for-testability circuit design of pattern generation and propagation for detecting faults at interconnects in stacked ICs
用于检测堆叠 IC 中互连故障的模式生成和传播的可测试性电路设计
- 批准号:
18K11218 - 财政年份:2018
- 资助金额:
$ 2.5万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
Research on Test and Diagnosis for Delay Faults by Accurate Delay Fault Simulator
精确延误故障模拟器测试与诊断延误故障的研究
- 批准号:
16K00075 - 财政年份:2016
- 资助金额:
$ 2.5万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
Design-for-testability circuit for detecting delay faults at interconnects in 3D stacked ICs
可测试性设计电路,用于检测 3D 堆叠 IC 中互连处的延迟故障
- 批准号:
15K00079 - 财政年份:2015
- 资助金额:
$ 2.5万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
Studies on Reliability Enhancement of Circuits Programmed on FPGAs
FPGA编程电路可靠性增强研究
- 批准号:
26330067 - 财政年份:2014
- 资助金额:
$ 2.5万 - 项目类别:
Grant-in-Aid for Scientific Research (C)