デジタル回路による新しいシリコンニューラルネットワーク

使用数字电路的新型硅神经网络

• 批准号: 21650069
• 负责人: 河野 崇
• 金额: $ 1.79万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Challenging Exploratory Research
• 财政年份: 2009
• 资助国家: 日本
• 起止时间: 2009 至 2011
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-21650069/
• 关键词: 脳型情報処理; シリコンニューロン; ニューラルネットワーク

神経細胞やシナプスのダイナミックな挙動を電子回路で再現したものをシリコンニューロン、シリコンシナプスと呼ぶ。本研究課題の目的は、デジタル演算回路を用い、シリコンニューロンとシリコンシナプスを組み合わせたシリコン神経ネットワークを構築し、脳神経系のリアルタイムシミュレータや、神経形態学的システムへの応用を図ることであった。本年度は、初年度に設計した小規模シリコン神経ネットワークを基に、大規模なシリコン神経ネットワークを構築するために必要な基盤設計を行い、1000ニューロン超の全結合ネットワークを実現するための技術を確立し、256ニューロンの全結合ネットワークの実装を行ない、連想記憶タスクを実行できることを確認した。また、シリコンニューロン回路についても、初年度設計したポジキン分類クラス1及び2を実現できる2変数モデルに基づいたものに加えて、自発的バースト発火が可能なモデルを構築、その実装も行ったo脳神経系は、多様なダイナミクスを持つ神経細胞の大規模ネットワークであり、脳神経系に類似した情報処理システムやリアルタイムシミュレータの実現にとって、これら2点は必要不可欠な基盤技術である。本研究課題で設計したシリコン神経ネットワークは、Xilix社製FPGAで動作することが確認されており(原理的に他社製チップでも問題なく動作する)、汎用技術を用いることによるコストを抑制が期待できる。また、50～100KHzという非常に低い周波数で十分な性能が発揮できることが確認されており、ニアスレショルドロジックなどの超低消費電力技術との相性がよい。従って、本研究で開発された基盤技術を発展させることにより、従来のデジタルコンピュータを用いた場合に比べ、大幅にコンパクト、安価で低消費電力な神経形態学的システム及びシミュレータを実現できると期待される。

神经元和突触的动态行为是使用电子电路重现的，称为硅神经元和硅突触。该研究主题的目的是使用数字算术电路来构建结合硅神经元和硅突触的硅神经网络，并将其应用于大脑和神经形态系统的实时模拟器。今年，我们已经确认，基于第一年设计的小规模硅神经网络建立大规模硅神经网络所需的基础设计，并且我们已经建立了技术来意识到实现超过1000个神经元的网络，实现了完全连接的256个神经元的完全连接的网络，并且可以执行关联的记忆任务。此外，除了可以实现第一年设计的Posikin分类类别1和2的两种可变性模型外，已经构建和实现的模型的大脑神经元电路是可以自发爆发射击的模型，它们是具有多样化动态的大型神经元细胞网络，并且这两个点是与实现Mailur simal Symeral Symeral Symeral Symeral相似的基本技术。为该研究主题设计的硅神经网络已被确认可以使用Xilix FPGA运营（原则上，它可以在没有其他公司筹码的任何问题的情况下运行），并且可以通过使用通用技术来降低成本。还已经确认，在极低的50至100 kHz的频率下可以实现足够的性能，从而使其与超低功耗技术（如接近阈值逻辑）兼容。因此，通过开发这项研究中开发的基本技术，可以预期，与传统的数字计算机相比，神经形态系统和模拟器明显更紧凑，廉价和低功耗。

项目成果

デジタル演算回路での3変数シリコンニューロンの設計

数字运算电路中三变量硅神经元的设计

• 发表时间: 2011
• 作者: 小林航;河野崇;合原一幸
• 通讯作者: 合原一幸