VLSIの電流テスト容易化設計と電流波形による故障検出に関する研究

VLSI电流可测试性设计和电流波形故障检测研究

基本信息

批准号：
07780218
负责人：
温暁青
金额：
$ 0.7万
依托单位：
Akita University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1995
资助国家：
日本
起止时间：
1995 至无数据
项目状态：
已结题

项目摘要

近年、電流テストという新しいテスト方式の、CMOS回路に対する有効性が報告されている.本研究では、電流テストを実用化することが目標とされ、以下の成果が得られている.1.電流テストにおける電流計測が遅いことに対処するため、少ないテストパターンでテストできるk-FR回路の概念を提案した.k-FR回路はNOT,EOR,およびk以下の入力線をもつNAND,AND,OR,NORゲートにより構成される.電流テストを行う場合は、k-FR回路のすべての縮退故障はk^+1のテストパターンでテストすることができる.したがって、k-FR回路の電流テストを行うために、k^+1のテストパターンで十分である.kの値が通常2または3なので、テストパターン数は極めて少ない.我々はまた、任意の組み合わせ論理回路をk-FR回路に変換するアルゴリズムを提案した.この変換では、トランジスタ数で表す回路オーバーヘッドをなるべく小さくすること、およびもとの回路のクリティカルパスの長さをなるべく変えないことが考慮されている.回路変換の結果により、ゲートアレー回路をk・R回路に変換する場合のコストが少なく実用範囲内であることが分かった.2.ローカル欠陥を考える場合、トランジスタ短絡故障モデルが有効である.しかし、このモデルでは、非常に多くの故障を考慮する必要がある.我々は等価故障関係を利用したMICとSICという2つの故障数削減手法を提案し、シミュレーション実験によりその有効性を示した.また、すべてのテストパターンとすべての故障に対するシミュレーションの結果を記憶する故障表を利用したテスト集合選択の新しい手法も提案した.3.電流テストでは、どんな故障も電流に影響するので、観測という観点から見れば、観測点が一つしかないことになる.このため、電流テストによる故障箇所の指摘である故障診断は困難だと思われる.我々はランダムなパターンとアルゴリズム的に生成されたパターンを用いて故障診断を行う手法を提案した.実験結果により、多数の故障の診断が電流テストのみで行うことができることを示した.また、回路がゲートアレー構造をもつ場合、電流テストだけでも非常に高い診断分解能を達成することができることを示した.

近年来，已经报道了一种称为CMOS电路当前测试的新测试方法的有效性。在这项研究中，目的是将当前的测试用于实际使用，并获得以下结果。1。为了处理当前测试中的缓慢电流测量值，我们提出了可以使用k-fr测试模式进行测试的k-fr电路的概念。K-FR电路由NAND和不同意的nand tecters组成，或者与当前的失败无关，或者不同意，或者不同意，或者不同意，eer和k-fer。 K-FR电路受K^+1的测试模式。它可以转弯进行测试。因此，K^+1的测试模式足以进行K-FR电路的电流测试。由于K通常为2或3，因此测试模式的数量极少。我们还提出了一种算法将任何组合逻辑电路转换为k-fr电路。这种转换考虑了尽可能多地表示为晶体管数量的电路开销，以及原始电路的临界路径的长度尽可能少。电路转换的结果使栅极阵列电路成为k-fr电路。发现转换为R电路的成本较低并且在实际范围内。2。当考虑局部缺陷时，晶体管短路故障模型是有效的。但是，该模型需要考虑大量的失败。我们提出了两种减少故障计数技术，即MIC和SIC，该技术利用等效故障关系，并通过模拟实验证明了它们的有效性。我们还建议使用模拟的新方法进行模拟方法，以存储所有模拟的模式，以存储所有模拟的结果。在测试中，任何断层都会影响电流，因此从观察的角度来看，只有一个观察点。因此，由于当前测试是故障位置的故障诊断似乎很困难。我们提出了一种使用随机模式和算法生成模式进行故障诊断的方法。实验结果表明，只能通过当前测试来诊断许多故障。此外，当电路具有门阵列结构时，仅通过当前测试就可以实现极高的诊断分辨率。