近阈值集成电路基础理论与协同设计技术

This project studies the fundamental considerations and synergistic design approaches to near-threshold integrated circuits. With the continuous development and the demand for low power, the digital circuits tends to work in near-threshold voltage for good energy efficiency. However, analog and RF circuits is not low-voltage favorable due to device limitations. Therefore, the near-threshold SoCs have to be designed with a synergistic considerations on analog, digital, RF, and systems. The proposed project studies the problem from 3 aspects: 1) cell-based near-threshold circuit techniques; 2) assistance-based synergistic designs; 3) time-domain approaches to synergistic designs. A wireless sensor node incorporating the proposed techniques will be demonstrated. From this project the near-threshold integrated circuit design framework is supposed to be established.

本课题研究近阈值集成电路设计的基础理论与关键技术。随着工艺的进步和低功耗要求的不断提高，数字电路越来越倾向于使用接近阈值的电压以节省功耗，而模拟和射频集成电路通常使用较高的电压，这给近阈值集成电路设计带来多方面的挑战，需要从模拟、数字、射频、系统等多个角度加以综合考虑和协同设计。本课题的研究从三个层次展开：1）单元级近阈值设计技术；2）基于辅助技术的协同设计；3）基于时域化的协同设计技术。最后，课题将基于这些新技术搭建一个亚阈值信号采集与无线传输系统。通过本课题的研究，建立近阈值集成电路设计的基本理论，发展若干关键技术，为近阈值SoC的进一步发展奠定科学基础。

近阈值设计是低功耗集成电路与系统的可行方案之一。本课题针对低电压下传统结构信号摆幅降低，信噪比下降的困难，考虑纳米工艺下器件本征增益降低、速度变快的特性，重点研究了以下几个方面的内容：1超低电压模拟设计技术；2超低电压混合信号设计技术，尤其是ADC设计；3超低电压下的时域设计技术；4超低电压下的片上电源噪声监测。课题提出了一系列基于反相器结构的超低压运算放大器技术，探索了基于前馈的补偿技术。首次在0.25V和0.3V下实现了70dB以上的模拟动态范围，并大大提升了能效。提出了采用比例积分器结构Gm-C连续时间过采样结构等，大大降低电源电压和功耗。目前在0.5V以下ADC领域，课题组的研究成果同时占据最低电压、最高精度、最快速度三项核心技术指标。同时探索了基于时域技术的近阈值技术，在超宽电压下实现了工艺、电压、温度的高鲁棒性。研究了VCO比较器震荡周期特性及其带来的设计空间，大大提高了时域ADC的鲁棒性，并首次实现了14b兆级采样时域SAR ADC，各项指标处于国际先进水平。.截止目前，本课题作为第一标注资助方，发表了集成电路设计领域首刊JSSC论文5篇，芯片奥林匹克ISSCC论文2篇，VLSI论文2篇。刷新了自然基金在集成电路设计领域项目高水平成果的新高。并有一篇论文获得“2020中国半导体十大研究进展”入围奖。研究生第一作者3次获得ISSCC-STGA奖。部分成果在业界取得应用。

内容获取失败，请点击重试