能效驱动的阵列指令邻接寻址SDR处理器类数据流体系结构

Software Defined Radio (SDR), as a solution to support multi standard and multi application requirements, along with the load increasing, the quantity of calculation and power consumption have been increased rapidly, urgent need the SDR processor to give consideration to high efficient of the calculate and flexibility of the application. The project to solve the contradiction of SDR processor flexibility and efficiency requirements of the future mobile terminal, attempt to use array architecture with a large number of homogeneous thin-cores hierarchy adjacency addressing, explore the efficient and flexible dataflow-like programmable mechanism. Focused research instruction set architecture and processor element architecture with dual model instruction，which is the control flow of function instruction and the data flow of operation instruction separation; on-chip interconnection paradigm supporting adjacent addressing instruction and its adjacent interconnection array storage structure; new dataflow-like processing method based on distributed instruction level parallel computing. Expected breakthrough new technologies such as dataflow-like programmable, hierarchy adjacency interconnection, the establish SDR array processor architecture and the prototype system with instruction distributed storage, through the sequential programming with "call instruction"flexible implementation of operation level parallelism computing and data level parallelism computing, which call function instruction or operation instruction. It is of great scientific significance to break through the energy efficiency and programming bottleneck of traditional SDR processor architecture, and to promote the application of SDR technology in 5G wireless or mobile terminals.

软件定义无线电(SDR)是支持多标准多应用移动通信系统有效解决方案，随着负载不断增长，计算量飙升、功耗激增，急需兼顾计算高效性和应用灵活性的处理器体系结构。项目针对SDR处理器无法满足未来移动终端对灵活性与高效性需求的问题，尝试采用大量同构轻核处理元分级邻接寻址的阵列结构，探索高效灵活的类数据流可编程机制。重点研究控制流(功能指令)和数据流(操作指令)分离的双模指令集架构及其处理元体系结构；满足指令邻接寻址的片上互连方式及其指令/数据分布存储的片上存储结构；基于阵列指令并行计算的类数据流计算方法。预期突破片上邻接互连、类数据流可编程等新技术，建立功能指令分布存储的SDR阵列处理器体系结构及其原型系统，通过调用指令(调用功能指令/操作指令)的顺序编程，实现操作级并行计算和数据级并行计算。对突破SDR处理器体系结构的能效和编程瓶颈具有重要的科学意义，将推动SDR技术在5G无线/移动终端中应用。

项目面向无线通信、多媒体处理等领域的新算法、新应用，针对应用负载不断增长、计算量飙升、功耗激增等问题，研究并提出了一种兼顾计算高效性和应用灵活性的双模指令集处理器体系结构。. 1）提出用ILP计算模式高效实现DLP和OLP计算的方法，并且基于深度图像处理技术的信道估计算法，将矩阵描述为阵列结构，就可以通过阵列存储器中的功能指令及其邻接寻址实现ILP计算；如果每个PE执行相同的功能指令就实现了DLP计算；通过功能指令的邻接寻址，PE之间可以形成数据流工作模式。. 2）提出了一种可以根据算法需求灵活配置的双模指令集架构，该指令集架构将指令分为配置指令、功能指令和操作指令三种类型，完成了基于基于双模指令集架构的可重构阵列处理器设计。该处理器具有单配置多数据流和多配置多数据流两种工作模式，阵列结构内部通过邻接共享寄存器和全局共享寄存器实现处理单元之间的数据交互。. 3）提出了一种面向可重构阵列处理器的动态可配置分布式存储访问结构，根据Massive MIMO检测算法和信道估计算法中数据访存特点，将阵列结构中4x4个PE独立配置为本地访问模式、局部访问模式和全局访问模式，通过分布式Cache局部优先高效互连结构，实现了4x4个PE对4x4个Cache的并行访问，减少电路冗余连接，降低访存能耗，提高资源利用率。. 4）提出了一种自适应光电混合传输机制，该机制根据历史光链路占用路由器输出端口的延时，预测当前被阻塞链路的等待延时，当被阻塞链路的实际等待延时大于预测值时，撤销已经完成的部分链路，并切换至电链路进行数据包交换。设计了基于自适应传输机制的光电混合片上网络路由器，较好地实现光电信号自适应传输。. 5）完成了控制流和数据流分离的双模指令集架构处理器原型系统，选用Xilinx公司的ZYNQ系列芯片xc7z020clg 484-1进行系统搭建，系统中处理单元采用流水线方式实现，最高频率可达到150MHz，在阵列处理器上对牛顿迭代算法和雅可比迭代算法进行了并行化映射实现。

内容获取失败，请点击重试