超高精度全数字时间域混合结构ADC关键技术研究与芯片开发

Bio-medical and smart sensors applications often require Analog-to-digital converters (ADCs) with 18 bits resolution. Future CMOS technology brings more challenges to conventional analog circuit design. Recently, time-domain techniques have drawn attention in advanced deep sub-micron process as a viable candidate for high performance ADC design. In this proposal, we examine the challenges in the design of high-resolution ADC in deep-submicron processes and explore new all-digital, 18-bit hybrid architecture based on successive approximation register (SAR), pipeline, flash and ΣΔ ADC with time-domain solutions for use in battery-powered sensor systems. Since scaling of CMOS device dimensions offers clear advantages for digital circuitry, it is advantageous to move the whole ADC operation into digital domain. The main innovations are summarized as follows:1) the linearity of the conventional time-domain amplifier is limited by using different type of current sources (PMOS and NMOS type) for the amplification，in this proposal, the same type of NMOS current source is used for amplification to improve the resolution of amplifier; 2) the gain-boost current source and on-chip body bias calibration technique are proposed to improve the resolution and stability of amplifier; 3)Noise-shaping in ΣΔ ADC and redundancy in pipeline ADC are utilized to construct noise-shaping redundant time-domain ADC. Finally, a new all-digital, 18-bit 15MS/s time-domain hybrid Flash\Pipeline\ΣΔ\SAR ADC with 1.2V power supply will be designed and tape-out, which exploits the high speed of a pipeline or flash ADC and low power of a SAR ADC to achieve favorable power efficiency. This project is of great importance to perfect and promote the time-domain theory and techniques in low-voltage, low-power ADC design.

18位模数转换器（ADC）是生物医疗、智能传感器等电子系统的关键芯片。本项目针对传统模拟电压域设计方法难以适应工艺进步的瓶颈，拟通过时间域设计方法实现高性能ADC。拟开展的主要研究内容有：针对传统时间域放大器利用PMOS和NMOS对电容充放电时间比值实现放大的不对称结构缺陷，拟通过单一NMOS电流源放电时间的比值实现放大，提高精度，并采用增益自举电流源、体电位校正技术解决传统结构电流源阻抗低以及对工艺偏差敏感等问题；借鉴Pipeline ADC传输函数冗余特性和ΣΔ ADC的噪声整形技术，构建带噪声整形且传输函数平移的冗余时间域ADC，最终设计并流片电源电压为1.2V的18位15MS/s 全数字时间域Flash\Pipeline\ΣΔ\SAR 混合ADC，综合利用四种ADC的优点。项目指标跻身国际前沿，整个时间域ADC设计思路属于原创，有望突破传统电压域设计瓶颈，整体上推动时间域设计技术。

超高精度模数转换器（ADC）是生物医疗、智能传感器等电子系统的关键芯片。本项目针对传统模拟电压域设计方法难以适应工艺进步的瓶颈，通过时间域设计方法实现高性能ADC。主要创新点体现在：1) 针对电容失配误差建立模型，根据理论模型设计了一种新颖的电容失配校正算法，该算法能消除最高位电容和次高位电容的失配误差，将INL值降低为传统的1/4，从而有效提高了ADC的静态线性度和动态性能，该电容失配误差校正方法以项目申请人作为第一作者在2017年发表于电路与系统领域的顶尖SCI期刊IEEE Transactions on Circuits and Systems II (TCAS-II): Express Briefs；2) 设计了一种新颖的ADC校正方案，该方案不需要引入额外辅助DAC或者复杂的LMS算法，通过重构将误差平均化，该成果以项目申请人作为第一发明人同时申请了美国、英国和中国专利保护，项目申请人作为第一作者的论文于2017年发表于A类国际会议IEEE International Symposium on Circuits & Systems（ISCAS）；3)发明了两款新颖的时间域比较器，一款高速时域比较器和一款高精度数字化的时域比较器，突破了传统电压比较器的瓶颈，整体上推动了时间域设计技术，两款时间域比较器均于2016年获中国发明专利授权；4) 本项目组流片了一款16位5MS/S超高精度SAR ADC，芯片测试结果表明：无杂散动态范围85dB，信噪比79dB ，总谐波失真82dB，微分非线性2LSB，积分非线性4LSB，测试结果跻身国际前沿。在青年基金资助下，项目负责人以第一作者身份发表4篇SCI论文，3篇EI检索国际会议论文，以第一作者身份录用4篇EI检索国际会议论文，以第一发明人身份申请美国专利2项，英国专利1项，中国发明专利15项，其中4项已经授权 。

内容获取失败，请点击重试