基于CMOS工艺的THz直接检波器的关键技术研究

结题报告

项目介绍

AI项目解读

基本信息

批准号：
61574084
项目类别：
面上项目
资助金额：
64.0万
负责人：
王燕
依托单位：
清华大学
学科分类：
F0402.集成电路设计
结题年份：
2019
批准年份：
2015
项目状态：
已结题
起止时间：
2016-01-01 至2019-12-31

项目参与者：
岳瑞峰；潘志建；姚健；黄冬；刘江宜；蒋承志；
关键词：
肖特基二极管建模 THz检测

项目摘要

With the rapid development of silicon integrated circuit technology and the transistor operating frequency rising, using the CMOS technology to realize the application of THz band become possible. Terahertz receiver front-end is one of the most core Terahertz application system in almost all of the technology, it is also an important factor to restrict the development of THz technology. In this project, we try to explore the key technology of direct THz detector based on CMOS technology, the basic framework is a collection of THz signal through the patch antenna, then the signal is rectified to baseband signal using the square law detector by Schottky diode. We will build on-chip antenna structure layout, and passive matching network and automatic optimization design of low pass filter and other aspects of the researches by EDA optimization tools developedby the group. The final direct detection system will be realized at 220GHz. All the reserches will be completed with the SMIC 65nm process.

随着硅基集成电路工艺的飞速发展和晶体管工作频率的不断攀升, 尝试采用全CMOS电路以实现其在THz频段可能的应用已成为国际上的一个研究热点。太赫兹接收前端是几乎所有的太赫兹应用系统中最核心的技术之一，也是制约THz 技术发展的重要因素。本项目瞄准基于CMOS工艺的THz直接检波器的关键技术开展研究，基本架构是通过贴片天线收集THz信号，利用肖特基二极管的平方律检波特性对信号进行整流得到基带信号。我们将从肖特基二极管的高频模型建立、片上天线结构版图优化、以及无源匹配网络和低通滤波器等方面的自动优化设计入手开展研究，最终完成硅基220 GHz直接检波电路的系统架构与芯片实现及原型验证。所有研究将结合SMIC 65nm及以下工艺节点进行验证。

结项摘要

硅基太赫兹集成电路是当今集成电路研究领域最具有挑战性的研究课题之一，有许多亟待解决的关键科学和技术问题。本项目开展基于硅基的太赫兹通信集成电路设计研究，在肖特基二极管的仿真与建模、FET与SBD用于成像系统的电压灵敏度与噪声等效功率的理论分析、THz电路设计方法学和3D THz 2×2相控阵成像芯片研制等方面开展工作。建立了首个完整包含直流电流和射频电容特性的CMOS肖特基二极管非线性模型及高频模型，建立了相应的参数直接提取方法。对65nm和130nm CMOS工艺不同尺寸肖特基二极管的测试验证，保证了模型直至目前最高模型验证频率67GHz的有效性。开展了基于SBD太赫兹检波器电路的理论工作，研究表明电压灵敏度与噪声等效功率不能同时达到最优，这一结论为选取太赫兹检波器的直流偏置提供了建议。开展了太赫兹电路设计方法学研究，为了解决匹配网络的设计问题，采用的电路匹配网络均由变压器实现，本项目对变压器结构的匹配网络进行了建模并提出了一种高效的设计方法。设计了一款用于安防和生物医疗成像的THz相控阵成像雷达收发机前端芯片，该芯片采用两发两收的相控阵阵列和FMCW信号调制，集成了24-GHz VCO、两级二倍频器、94-GHz移相器、低噪声放大器、功率放大器、下混频器等电路模块。接收机仿真噪声系数为11-dB，发射机饱和功率为11 dBm，能够实现10-GHz连续调频带宽和1.5 cm的深度分辨能力，从而具备较好的3D成像功能。.以上研究工作大都为国际首创或国内首创，其中在建模和方法学方面的进展属国际先进水平，而芯片的结果属国内首创，研究生发表了一系列高水平论文，受到国内外同行的关注，已有国内研究单位来洽谈合作，预期在未来的一两年时间内将实现芯片的产业化。