基于Volterra级数的ADC数字后台校正技术研究

随着制造工艺的改进和电路设计技术的提高，模数转换器（Analog to Digital Convertor, ADC）发展非常迅速。为了提高转换速度、分辨率和功耗等性能指标，出现了多种新型结构。但对于ADC而言，噪声、功耗、速度与非线性之间是相互制约的，高精度要求电路噪声和失真必须得到很好的抑制。基于ADC电路结构特点及导致ADC非线性的各种因素，提出了ADC校正技术。通过校正ADC的非线性，达到高精度要求。Volterra级数可以精确地反映ADC的非线性特性，并且其处理方法相对简单。对于较小或中等非线性电路，只用Volterra级数的前几项就可以比较准确地表示出系统的非线性。本项目采用基于Volterra级数的ADC数字后台校正技术，通过求解各阶Volterra核，对各种不同类型的 ADC进行建模,并对仿真的输出信号进行校正处理，与校正前相比较，达到消除ADC各次谐波，减少非线性的目的。

随着制造工艺的改进和电路设计技术的提高，模数转换器（Analog to Digital Convertor, ADC）发展非常迅速。为了提高转换速度、分辨率和功耗等性能指标，出现了多种新型结构。但对于ADC 而言，噪声、功耗、速度与非线性之间是相互制约的，高精度要求电路噪声和失真必须得到很好的抑制。为了提高ADC 的性能，利用目前已有的集成电路技术，突破工艺面限制，数字后台校正技术成为了提高电路指标的重要手段之一。针对ADC电路结构特点及导致ADC非线性的各种因素，基于Volterra 级数分析法处理ADC的非线性更加的直观和有效。.本项目采用选择扫描频率的方法实现了对Volterra级数高阶核的测量和求解，并提出了一种分阶的ADC建模方法，对主流结构的ADC具有普适性；在此基础上，设计了一种基于Volterra 级数的ADC 数字后台校正平台，实现了对输出信号的非线性校正；基于FPGA硬件平台，设计实现了后台校正平台，并成功流片。

内容获取失败，请点击重试