Description et synthèse automatique de réseaux de machines algorithmiques évoluées dynamiquement reconfigurables

动态可重构机器算法的描述和自动合成

• 批准号: 262251-2007
• 负责人: David, JeanPierre
• 金额: $ 1.09万
• 依托单位: École Polytechnique de Montréal
• 依托单位国家: 加拿大
• 项目类别: Discovery Grants Program - Individual
• 财政年份: 2008
• 资助国家: 加拿大
• 起止时间: 2008-01-01 至 2009-12-31
• 项目状态: 已结题
• 来源: https://www.nserc-crsng.gc.ca/ase-oro/Details-Detailles_eng.asp?id=395439
• 关键词: Description; et; synth; se; automatique

Le génie logiciel est arrivé à un niveau de développement tel que certaines applications se modifient elles-mêmes pour être exécutées plus rapidement par le processeur dans un contexte donné. On appelle cela la compilation JIT (Just In Time). Le génie électrique développe actuellement des circuits qui ont aussi, théoriquement, la possibilité de se modifier en temps réel : les FPGA (Field Programmable Gate Array). Mais, le plus souvent, ceux-ci sont configurés au démarrage et ne sont plus jamais modifiés par la suite. Outre le défi technique que cela suppose et le fait que les circuits actuels sont encore très immatures pour faire de la configuration dynamique, un problème encore plus fondamental est celui du langage à utiliser pour décrire des circuits capables de s'auto-modifier à un niveau d'abstraction suffisamment élevé pour qu'il soit fiable et efficace.

关于 JIT（Just In Time）编译，理论，临时修改器的可能性：FPGA（现场可编程门阵列）和电路的实际情况。动态配置方面的一些不成熟之处，以及使用能够自动修改电路的语言的基本问题，以及能够实现自动修改的电路的抽象性，从而提高了可靠性和有效性。