ニューラルネットワークの高効率インメモリ・リコンフィギャラブルプロセッサの研究

基于神经网络的高效内存可重构处理器研究

• 批准号: 18J20307
• 负责人: 安藤 洸太
• 金额: $ 1.98万
• 依托单位: Tokyo Institute of Technology (2019-2020)Hokkaido University (2018)
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2018
• 资助国家: 日本
• 起止时间: 2018-04-25 至 2021-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-18J20307/
• 关键词: ニューラルネットワーク; リコンフィギャラブルLSI; 畳込みニューラルネットワーク; 再構成可能アーキテクチャ; アクセラレータ; 量子化; ディザ; LSI; ハードウェア志向アルゴリズム; 深層学習; ハードウェアアクセラレータ; ハードウェアアーキテクチャ; ディジタル信号処理

前年度より、ニューラルネットワークの１層分の係数を格納するメモリと対となった積和演算器を再構成単位としてアレイ状に配列した、粗粒度なメモリ密結合型（ニアメモリ）リコンフィギャラブルアクセラレータを考えてきた。本年度はこの発展形として並行して発想された、演算器個別ではなく演算器アレイ全体に結合する独立制御可能なメモリにより、ニューラルネットワーク層単位でメモリ読み出し・演算・メモリ書き戻しまでをパイプライン処理する方式に注力した。近年の大規模化するニューラルネットワークの効率的処理の観点において、処理全体の消費電力にメモリアクセスが占める割合が非常に大きいことから、一度メモリからロードされたデータを可能な限り再利用すること（算術強度の改善）が重要である。一方、近年の高速化を目指すスパースなモデルアルゴリズムには不連続・不規則なメモリアクセスを強いるものが多数となり、従来の方法での算術強度の向上は難しくなった。本方式は１）演算器アレイの行と列をデータ構造の独立の次元に当てて並列化すること、２）それぞれの演算器に供給するデータの選択は独立制御可能なメモリのアドレシングで行い、隣接メモリ間でのデータのアラインメントずれを吸収するデータ選択機構を取り入れること、３）演算器アレイでの計算結果の書き戻しもパイプライン上で行うことの３点から、不規則なデータ構造に対しても演算器の占有率と算術強度の最大化を図るものである。この方式に基づいて試作LSIを製作し、評価を行った。その成果は現在国際会議へ投稿中（採否通知待ち）である。また、既存のニューラルネットワークモデルの認識精度を保ったまま、この演算器構造で最高効率となるスパースなデータ構造に変形しながら再学習する学習アルゴリズムも提案中である。

自去年以来，我们开发了一种粗粒度、内存紧密耦合（近内存）可重构加速器，其中存储神经网络一层系数的内存和一对乘积累加器以数组形式排列我一直在考虑重构单元。今年，作为这一概念的并行发展，将使用连接整个计算单元阵列的独立可控存储器，而不是单个计算单元，在每个神经网络层中进行从存储器读取、计算到存储器写入的流水线处理我们专注于做到这一点的方法。从近年来变得越来越大的神经网络的高效处理的角度来看，尽可能地重用从内存加载的数据非常重要，因为内存访问占整个处理功耗的很大一部分（提高算术能力）很重要。另一方面，近年来，许多旨在提高速度的稀疏模型算法都强制进行不连续和不规则的内存访问，使得传统方法难以提高算力强度。该方法1)通过将算术单元阵列的行和列分配给数据结构的独立维度来并行化它们；2)通过独立可控的存储器寻址来选择要提供给每个算术单元的数据；通过引入吸收偏差的数据选择机制，以及3）将计算结果写回到流水线上的运算单元阵列中，即使对于不规则的数据结构也可以降低运算单元的占用率，从而最大化运算强度。基于该方法，制作了原型LSI并进行了评估。目前成果正在提交至国际会议（等待接受/拒绝通知）。我们还提出了一种学习算法，该算法保持现有神经网络模型的识别精度并重新学习，同时将其转换为稀疏数据结构，从而利用这种算术单元结构实现最高效率。