Hardware syntesis from formal descriptions of communication prorocols

通信协议形式化描述的硬件综合

基本信息

批准号：
09680339
负责人：
TANIGUCHI Kenichi
金额：
$ 1.98万
依托单位：
Osaka University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
1997
资助国家：
日本
起止时间：
1997 至 1998
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-09680339/
关键词：
Protocol Hardware design Automatic curcuit synthesis Register transfer level High level synthesis multi-rendezvous VHDL FDT ハードウェア化並行プロセス LOTOS

项目摘要

In this research, we propose a technique for hardware implementation of protocol specifications in LOTOS.For the purpose, we define a new model called synchronous EFSMs consisting of concurrent EFSMs and a finite set of multi-redezvous indications among their subsets, and propose a conversion algorithm from a subset of LOTOS.The derived synchronous EFSMs described in VHDL can be easily implemented as a synchronous sequential circuit where all the modules corresponding to the EFSMs work synchronously with the same clock.By applying our technique to the Abracadabra protocol and a sinple network switch, it is confirmed that the derived circuit handles multi-rendezvous efficiently.

在这项研究中，我们提出了一种用于在LotOS中的协议规范实现硬件的技术。出于目的，我们定义了一种称为同步EFSM的新模型，该模型由同步的EFSM组成，并在其子集中进行了一组有限的多重指标，并在其子集中之间进行了多个量子的转换算法。同步顺序电路，其中所有与EFSM相对应的模块与相同时钟同步工作。通过将我们的技术应用于Abracadabra协议和Sinple网络开关，可以证实，派生的电路可以有效地处理多汇款。

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

安本,北嶋,東野,谷口: "Hardware synthesis from protocol specifications in LOTOS" Proc.of Joint Int.Conf.on 11th Formal Description Techniques and 18th Protocol Specification,Testing,and Verification (FORTE/PSTV '98). 405-420 (1998)

Yasumoto、Kitajima、Higashino、Taniguchi：“根据 LOTOS 中的协议规范进行硬件合成”Proc.of Joint Int.Conf.on 第 11 次正式描述技术和第 18 次协议规范、测试和验证 (FORTE/PSTV 98)。 (1998)

DOI：
发表时间：
期刊：
影响因子：
0
作者：
通讯作者：

北嶋,安本,東野,谷口: "Method to Convert Concurrent EFSMs with Multi-Rendezvous into Synchronous Sequential Circuit" 電子情報通信学会英論文誌. Vol.E81-A-4. 566-575 (1998)

Kitajima、Yasumoto、Higashino、Taniguchi：“将具有多会合点的并发 EFSM 转换为同步时序电路的方法”IEICE 英文杂志，第 566-575 卷（1998 年）。

DOI：
发表时间：
期刊：
影响因子：
0
作者：
通讯作者：

Akira Kitajima, Keiichi Yasumoto, Teruo Higashino and Kenichi Taniguchi: "Method to Convert Concurrent EFSMs with Multi-Rendezvous into Synchronous Sequential Circuit" Trans.of IEICE. Vol.E81-A,No.4. 566-575 (1998)

Akira Kitajima、Keiichi Yasumoto、Teruo Higashino 和 Kenichi Taniguchi：“Method to Convert Concurrent EFSMs with Multi-Rendezvous into Synchronous Sequential Circuit”Trans.of IEICE。