超並列光・電子集積回路の基本機能の実現

大规模并行光电子集成电路基本功能的实现

基本信息

批准号：
20360158
负责人：
古川雄三
金额：
$ 12.06万
依托单位：
Toyohashi University of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (B)
财政年份：
2008
资助国家：
日本
起止时间：
2008 至 2010
项目状态：
已结题

项目摘要

昨年度実現したSi層の低キャリア濃度化成長技術を用いて、Si/III-V-N/Si構造を形成し、実際にMOSトランジスタなどを形成した。その結果、閾値電圧が約1V低減した。これにより、Si成長層への回路形成の見通しを得た。加えて、Si基板上のGaP層の成長技術をあらためて見直し、原料供給シーケンスの改善と熱処理技術を導入した。その結果、商用GaP基板と同様の1×10^5cm^<-2>程度の低欠陥密度のGaP/Si基板が得られ、高品質化の飛躍的向上を実現した。一方、直接遷移型III-V-N混晶(GaAsN,GaAsPN)を用いた量子構造による発光効率の向上をはかり、Mgドーピングによる発光特性の向上を確認した。さらに、有機金属気相成長法(OMVPE)法によるNのデルタドーピングにより、GaPNとGaPの多重構造を作製し、発光特性を得ることができた。また、InGaAsN量子ドットを形成することに成功し、発光デバイスの高効率化に向けた知見を得た。III-V-N混晶を用いた微細LEDのプロセス開発を進めるにあたり、光取り出し効率を向上させるためのITO透明電極の利用を図った。n-GaPとITOを直接接合すると、界面にGaPの酸化膜が生成され、電気的接触が得られないことがわかった。そこで、n-GaPとITOの間に、5nmのAuGe極薄膜を挿入することで、n-GaPとITOの電気的接触抵抗を実現する新たなプロセスを開発した。また、裏面Si基板の等方性エッチングを用いた裏面光取り出し構造を作製することにも成功した。一方で、基本機能を有する光出力可能なモノリシックOEICとして、出力用にLEDを備えた1bitカウンタをSi/III-V-N/Si構造に作製し、カウンタ出力に応じた光出力を得ることに成功した。これらにより、次世代に向けた超並列知能チップへの大きな進展を示すことができた。

利用去年实现的Si层低载流子浓度生长技术，我们形成了Si/III-V-N/Si结构，并实际形成了MOS晶体管。结果，阈值电压降低了约1V。这为我们在硅生长层上形成电路提供了前景。此外，我们回顾了Si衬底上GaP层的生长技术，改进了原材料供应顺序，并引入了热处理技术。结果，我们获得了具有约1×10^5cm^-2>的低缺陷密度的GaP/Si衬底，这与商业化的GaP衬底相似，并实现了质量的显着提高。另一方面，我们尝试通过使用直接跃迁型III-V-N混合晶体（GaAsN、GaAsPN）的量子结构来提高发光效率，并证实通过Mg掺杂可以提高发光性能。此外，通过使用金属有机气相外延（OMVPE）对N进行δ掺杂，我们能够制造GaPN和GaP的复合结构并获得发光特性。我们还成功形成了InGaAsN量子点，并获得了提高发光器件效率的知识。在进行使用 III-V-N 混合晶体的 microLED 工艺开发时，我们的目标是使用 ITO 透明电极来提高光提取效率。研究发现，当n-GaP和ITO直接键合时，界面处会形成GaP氧化膜，从而无法建立电接触。因此，我们开发了一种新工艺，通过在n-GaP和ITO之间插入5 nm超薄AuGe薄膜来实现n-GaP和ITO之间的电接触电阻。我们还利用背面硅基板的各向同性蚀刻成功制造了背面光提取结构。另一方面，作为具有基本功能的能够进行光输出的单片OEIC，我们制作了一个配备有LED的1位计数器，用于Si/III-V-N/Si结构的输出，并成功地根据以下公式获得了光输出：计数器输出。通过这些努力，我们能够展示下一代大规模并行智能芯片的重大进展。