Proposal of test data reduction method for scan design facilitating delay fault testing

提出有利于延迟故障测试的扫描设计测试数据缩减方法

基本信息

  • 批准号：
    21700053
  • 负责人：
    NAMBA Kazuteru
  • 金额：
    $ 2.75万
  • 依托单位：
    Chiba University
  • 依托单位国家：
    日本
  • 项目类别：
    Grant-in-Aid for Young Scientists (B)
  • 财政年份：
    2009
  • 资助国家：
    日本
  • 起止时间：
    2009 至 2010
  • 项目状态：
    已结题

项目摘要

In production of VLSI, manufacturing testing is essential to detect faults. This work targets Chiba scan testing, a class of delay fault testing. This work provided two methods reducing test data volume and test application time for Chiba scan testing to reduce testing cost. One method reduces idling time of scan output. The other reorders scan FF.
在VLSI的生产中，制造测试对于检测故障至关重要。这项工作针对千叶扫描测试，这是一类延迟故障测试。这项工作提供了两种方法，以减少测试数据量和千叶扫描测试的测试应用时间，以降低测试成本。一种方法减少了扫描输出的空转时间。其他循环扫描ff。

项目成果

期刊论文数量（0）
专著数量（0）
科研奖励数量（0）
会议论文数量（0）
专利数量（0）
Chiba Scan Delay Fault Testing with Short Test Application Time
千叶扫描延迟故障测试，测试应用时间短
Test Vector Reduction by Reordering Flip-flops for Scan Architecture with Delay Fault Testability, Proc.
通过对具有延迟故障可测试性的扫描架构的触发器进行重新排序来测试矢量缩减，Proc。
  • DOI：
  • 发表时间：
    2010
  • 期刊：
  • 影响因子：
    0
  • 作者：
    K.Matsumoto;K.Namba;H.Ito
  • 通讯作者：
    H.Ito
Test Vector Reduction by Reordering Flip-flops for Scan Architecture with Delay Fault Testability
通过对具有延迟故障可测试性的扫描架构的触发器重新排序来减少测试向量
  • DOI：
  • 发表时间：
    2010
  • 期刊：
  • 影响因子：
    0
  • 作者：
    松本清紀;難波一輝;伊藤秀男
  • 通讯作者：
    伊藤秀男
Scan FF Reordering for Test Volume Reduction in Chiba-Scan Architecture
扫描 FF 重新排序以减少 Chiba-Scan 架构中的测试量
千葉大スキャンの接続順序変更によるテストパターン削減手法
通过改变千叶大学扫描的连接顺序来减少测试图案的方法
  • DOI：
  • 发表时间：
    2010
  • 期刊：
  • 影响因子：
    0
  • 作者：
    松本清紀;難波一輝;伊藤秀男
  • 通讯作者：
    伊藤秀男
{{ item.title }}
{{ item.translation_title }}
  • DOI：
    {{ item.doi }}
  • 发表时间：
    {{ item.publish_year }}
  • 期刊：
    {{ item.journal_name }}
  • 影响因子：
    {{ item.factor }}
  • 作者：
    {{ item.authors }}
  • 通讯作者：
    {{ item.author }}

数据更新时间：{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ monograph.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者：
    {{ item.author }}

数据更新时间：{{ patent.updateTime }}

NAMBA Kazuteru其他文献

NAMBA Kazuteru的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI：
    {{ item.doi }}
  • 发表时间：
    {{ item.publish_year }}
  • 期刊：
    {{ item.journal_name }}
  • 影响因子：
    {{ item.factor }}
  • 作者：
    {{ item.authors }}
  • 通讯作者：
    {{ item.author }}

相似海外基金

A basic development of the next-generation special-purpose computer system for molecular dynamics simulations
下一代分子动力学模拟专用计算机系统的基础研制
  • 批准号：
    19H01107
  • 财政年份：
    2019
  • 资助金额：
    $ 2.75万
  • 项目类别：
    Grant-in-Aid for Scientific Research (A)
A digital temperature and voltage sensor with high-speed and small area
一种高速小面积数字温度电压传感器
  • 批准号：
    17K12660
  • 财政年份：
    2017
  • 资助金额：
    $ 2.75万
  • 项目类别：
    Grant-in-Aid for Young Scientists (B)
Research on computing infrastructure aimed at realizing an IoT society to come
旨在实现未来物联网社会的计算基础设施研究
  • 批准号：
    17H01712
  • 财政年份：
    2017
  • 资助金额：
    $ 2.75万
  • 项目类别：
    Grant-in-Aid for Scientific Research (B)
Low-power approximate arithmetic circuits without sacrificing computing performance, and their development methodology
不牺牲计算性能的低功耗近似运算电路及其开发方法
  • 批准号：
    17K00088
  • 财政年份：
    2017
  • 资助金额：
    $ 2.75万
  • 项目类别：
    Grant-in-Aid for Scientific Research (C)
Development of formal design methodology for VLSI datapaths based on Galois-field arithmetic operations(Fostering Joint International Research)
开发基于伽罗瓦域算术运算的 VLSI 数据路径的形式设计方法（促进国际联合研究）
  • 批准号：
    15KK0001
  • 财政年份：
    2016
  • 资助金额：
    $ 2.75万
  • 项目类别：
    Fund for the Promotion of Joint International Research (Fostering Joint International Research)
{{ showInfoDetail.title }}

作者：{{ showInfoDetail.author }}

知道了