単一磁束量子を情報担体とする高速集積回路および実装技術に関する研究

以单磁通量子为信息载体的高速集成电路及封装技术研究

• 批准号: 07J11952
• 负责人: 藤原 完
• 金额: $ 1.41万
• 依托单位: International Superconductivity Technology Center Superconductivity Research Laboratory
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2007
• 资助国家: 日本
• 起止时间: 2007 至 2008
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-07J11952/
• 关键词: SFQ; 超伝導Nb多層デバイス構造; モート構造; 超電導フラッシュ型ADコンバータ; エラー補正回路; 相補型コンパレータ; セルライブラリ; インターリーブ; ハイブリッド; 超電導集積回路; カレントリサイクル; フリップチップ; 超伝導多層デバイス構造

超電導回路技術を用いた次世代アプリケーション実現の為に、私は、複数グランド層を持つNb多層デバイス構造を用いたセルライブラリ作成に向け、最適なモート構造の検討を行った。その結果、4隅の全グランド層を貫通する構造に、主グランド層のみの1層モートでセルを囲む構造を組み合わせた構造が最適である。今回の構造により、磁束トラップによる回路誤動作の影響をほぼ排除する事が期待出来る。また、半導体技術では実現が難しい100GS/s以上の高速サンプリングでの動作を目指し、超電導フラッシュ型ADコンバータの開発を行った。私は、まず、4-bitエラー補正回路の開発を行った。ブロックごとのクロック方式を改良し、タイミングマージンが大きい回路構成を採用する事で、高速動作が可能な構成を提案した。その結果、2.5kA/cm^2Nb標準プロセスを用いた4-bitエラー補正回路のサンプリングクロック周波数30GHzの高速動作実証に成功した。また、10kA/cm^2プロセスを用いた1-bitエラー補正回路50GHz以上の動作も確認した。次に、我々が提案を行ってきた相補型コンパレータの高速動作実証に向けた設計改善を行い、入力感度を10倍程度改善し、4-bitADCに関して入力信号10GHzで有効ビット数3bitの動作に成功した。またコンパレータ単体の感度としては、ほぼシミュレーション通りの結果を得た。その後、コンパレータ、後段回路(エラー補正回路、インターリーブ)を統合した5-bit超電導フラッシュ型ADCの機能試験の実証に成功した。これは、今後の高速測定や、冷凍機への実装につながる重要な結果であるといえる。

为了使用超导电路技术实现下一代应用，我研究了使用具有多个接地层的NB多层设备结构来创建单元格的最佳MOTE结构。结果，最佳结构是，在四个角处穿透所有地面层的结构，以及仅具有主基层的单层微粒包围细胞的结构。使用这种结构，预计由于磁通陷阱引起的电路故障的影响几乎将被消除。此外，我们已经开发了一种超导式闪光灯型广告转换器，其目的是以100gs/s或更多的高速采样操作，而半导体技术很难实现。首先，我开发了一个4位误差校正电路。通过改善每个块的时钟系统并采用具有较大正时余量的电路配置，我们提出了一种允许高速操作的配置。结果，我们成功证明了使用标准的2.5ka/cm^2NB工艺以30GHz的采样时钟频率证明了4位误差校正电路的高速操作。我们还确认使用10KA/cm^2工艺在50GHz上进行1位误差校正电路的操作。接下来，我们进行了设计改进，以证明我们提出的互补比较器的高速操作，并将输入灵敏度提高了约10次，并成功地操作了3位有效位，其输入信号为10GHz，用于4位ADC。此外，仅比较器的灵敏度几乎与模拟完全一样。之后，我们成功地展示了5位超导闪存类型ADC的功能测试，该闪光灯类型ADC集成了比较器和后来的电路（误差校正电路，Interleave）。可以说这是一个重要的结果，它将导致未来的高速测量和冰箱中的实施。

项目成果

Research of effective moats for Nb multi-layer device structure

铌多层器件结构有效护城河研究

• 发表时间: 2008
• 作者: K. Fujiwara;S. Nagasawa;Y. Hashimoto;M. Hidaka;N. Yoshikawa;M. Tanaka;H. Akaike;A. Fujimaki;K. Takagi;N. Takagi
• 通讯作者: N. Takagi

Half-Nanosecond Latency Measurement on a 64-kbit Josephson-CMOS Memory

64 kbit Josephson-CMOS 存储器上的半纳秒延迟测量

• 发表时间: 2007
• 作者: S. Cherednichenko;V. Drakinskiy;K. Ueda;M. Naito;K. Fujiwara
• 通讯作者: K. Fujiwara

Design of Single Flux Quantum cells for a 10-Nb-layer process

用于 10 铌层工艺的单通量量子电池设计

• 期刊: Physica C. (採択決定)
• 作者: H. Akaike;M. Tanaka;K. Takagi;I. Kataeva;R. Kasagi;A. Fujimaki;K. Takagi;M. Igarashi;H. Park;Y. Yamanashi;N. Yoshikawa;K. Fujiwara;S. Nagasawa;M. Hidaka;N. Takagi
• 通讯作者: N. Takagi

Research on Effective Moat Configuration for Nb Multi-Layer Device Structure

铌多层器件结构有效护城河配置研究

• 期刊: IEEE Trans. Appl. Supercond (採択決定)
• 作者: Fujiwara;S. Nagasawa;Y. Hashimoto;M. Hidaka;N. Yoshikawa;M. Tanaka;H. Akaike;A. Fujimaki. K. Takagi;N. Takagi
• 通讯作者: N. Takagi