微細集積回路の歩留り保障設計技術の研究

微集成电路保成品率设计技术研究

• 批准号: 00J03554
• 负责人: 岡田 健一
• 金额: $ 1.92万
• 依托单位: Kyoto University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2000
• 资助国家: 日本
• 起止时间: 2000 至 2002
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-00J03554/
• 关键词: ばらつき; チップ内ばらつき; 統計的遅延解析; 配線ばらつき; 統計モデリング; 応答曲面; 比精度; MOSFET

本研究の目的は,プロセスの最適化から回路特性の最適化までを含んだ歩留り最適化設計手法の提案である。製造プロセスをも最適化の対象とすることで,総合的な歩留り最適化が可能となり,歩留りの改善と設計時間の短縮が同時に達成できる。本年度は、デジタル回路を対象として,チップ内のトランジスタばらつきや,ゲート内のばらつきを考慮した統計遅延解析手法について提案を行なった。詳細は下記の通りである。1.実測値からのチップ内ばらつき抽出手法 製造ばらつきを考慮した回路設計では,チップ間のばらつきのみならず,チップ内でのばらつきを考慮する必要がある。本研究では,チップ内ばらつきとチップ間ばらつきのモデル化,および,モデルパラメータの抽出手法を提案する。チップ内ばらつきをチップ間ばらつきから分離するのは困難であったが,電流値のばらつきから直接計算することで,チップ内ばらつきパラメータを抽出する。リングオシレータの発振周波数ばらつきとの比較を行うことで,提案手法の精度検証を行った。2.チップ内ばらつきのサイズ依存を考慮した統計遅延解析手法現実的な回路遅延変動量を知るために,実測したトランジスタ特性のばらつきからゲート遅延ばらつきを求める。従来の統計遅延解析では,チップ内ばらつきのサイズ依存を考慮していなかったが,応答曲面法を用いた手法により,チップ内ばらつきのサイズ依存性を考慮した遅延モデルの生成手法を提案した。3.ゲート内ばらつきを考慮した統計遅延解析手法ゲート遅延ばらつきの見積りにおいて,論理ゲート内のトランジスタ間ばらつきを考慮する事が重要である。本研究では,ゲート内でのばらつきを考慮したゲート遅延ばらつきモデルを提案した。提案モデルは,トランジスタ特性を共通成分と独立変動成分に分けて,それらの変動量から遅延時間を与える。具体的な回路の遅延ばらつきを例に,ゲート内ばらつきを考慮する場合としない場合で,遅延分布に差がでることを示した。

这项研究的目的是提出一种收益优化设计方法，其中包括从过程优化到电路特性优化的所有内容。通过优化制造过程，可以同时优化全面的收益率优化，并且可以同时实现产量和设计时间。今年，我们提出了一种统计延迟分析方法，该方法考虑了芯片中晶体管和大门变化的变化，以数字电路为目标。详细信息如下。 1。在设计考虑生产变化的电路时，从实际测量值中提取芯片变化的方法，有必要考虑芯片的变化以及芯片的变化。在这项研究中，我们提出了片间和片间变异性的建模，以及提取模型参数的方法。很难将芯片中的变化与芯片的变化分开，但是通过直接计算当前值的变化来提取芯片中的变化。通过比较环振荡器的振荡频率变化，验证了所提出方法的准确性。 2。统计延迟分析方法考虑芯片内变化的尺寸依赖性，以找出电路延迟变化的逼真量，栅极延迟变化是根据测得的晶体管特性的变化计算得出的。在常规的统计延迟分析中，不考虑芯片内变化的尺寸依赖性，而是使用响应表面方法来生成延迟模型的方法，该方法考虑了芯片内变化的尺寸依赖性。 3.统计延迟分析方法考虑估计门延迟变化时门内变化的统计延迟方法，考虑逻辑门内的透射率变化很重要。在这项研究中，我们提出了一个门延迟变化模型，该模型考虑了门内的变化。提出的模型将晶体管特性分为常见的组件和自变量组件，并从其变化中延迟时间。以特定的电路延迟变化为例，显示出延迟分布的差异发生在考虑到门内和何时考虑到门内变化时。

项目成果

岡田健一, 小野寺秀俊: "ゲート遅延におけるチップ内ばらつきを考慮した統計遅延解析手法"電子情報通信学会回路とシステム(軽井沢)ワークショップ. 499-504 (2002)

Kenichi Okada、Hidetoshi Onodera：“考虑门延迟芯片内变化的统计延迟分析方法”IEICE 电路与系统（轻井泽）研讨会 499-504 (2002)。

Hoshino, H., Okada, H., Onodera, H.: "Design Optimization Methodology of Spiral Inductors on Silicon"The 11th Workshop on Synthesis And System Integration of Mixed Information Technologies. (2003)

Hoshino, H.、Okada, H.、Onodera, H.：“硅上螺旋电感器的设计优化方法”第 11 届混合信息技术综合与系统集成研讨会。

岡田健一, 星野洋昭, 小野寺秀俊: "スパイラルインダクタの最適設計手法"情報処理学会DA Simposium. 10. 247-252 (2002)

Kenichi Okada、Hiroaki Hoshino、Hidetoshi Onodera：“螺旋电感器的优化设计方法”日本信息处理学会 DA 研讨会。 10. 247-252 (2002)

岡田健一, 小野寺秀俊: "トランジスタ特性におけるチップ内ばらつきのモデル化手法"情報処理学会論文誌「システムLSIの設計技術と設計自動化」特集号. 43(5). 1330-1337 (2002)

Kenichi Okada、Hidetoshi Onodera：“晶体管特性的芯片内变化的建模方法”日本信息处理学会杂志“系统LSI设计技术和设计自动化”特刊43（5）（2002）。

Okada, H., Yamaoka, K., Onodera, H.: "A Statistical Gate Delay Model for Intra-chip and Inter-chip Variabilities"IEEE/ACM ASP-DAC. 31-36 (2003)

Okada, H.、Yamaoka, K.、Onodera, H.：“芯片内和芯片间变异的统计门延迟模型”IEEE/ACM ASP-DAC。