ハイブリッドマイクロチャンネルエピタキシーを用いたSi上のGaAs無転位結晶

使用混合微通道外延技术在 Si 上制作无位错 GaAs 晶体

基本信息

批准号：
11875002
负责人：
成塚重弥
金额：
$ 0.38万
依托单位：
Meijo University (2000)The University of Tokyo (1999)
依托单位国家：
日本
项目类别：
Grant-in-Aid for Exploratory Research
财政年份：
1999
资助国家：
日本
起止时间：
1999 至 2000
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-11875002/
关键词：
マイクロチャンネルエピタキシー格子不整合の大きな系の成長 GaAs Si ヘテロエピタキシー転位密度低減残留応力低減光学デバイス光・電子集積化回路マイクロチャンネルエピタキシヘテロエピタキシ無転位結晶不純物混入分子線エピタキシ非発光センター

项目摘要

縦型マイクロチャンネルエピタキシー(V-MCE)を実現するために、SiO_2マスクを用い選択的に基板をエッチングしキャビティ構造を作製した。キャビティ構造は、SiO_2マスクによる庇(ひさし)ならびにエッチングにより形成された空洞構造より成る。SiO_2マスクは、結晶成長時に原料の飛来を防ぐ。一方、開口部からキャビティ構造内部に飛来した原料が結晶成長に関与する。これらの構造を例えれば、両側からの庇が伸びている小路に真上から太陽が照り付けているようなものである。つまり、小路の真中だけ直線状に日のあたる場所がある。この日のあたる場所に、原料が供給され結晶成長が行われる。成長が進むと、成長層は壁状になり、ついには、庇の高さを追い越す。また、結晶成長条件を適切に選べば、この壁構造はSiO_2マスクを越えても成長可能であり、良好なV-MCE構造が実現できる。上記のような方法で成長したV-MCE層を評価したところ、例えば、高さ6.4μm、横幅3.5μmであり、縦横比が1.8に及ぶものも得られた。エッチピット観察より、転位密度も低減しており、V-MCE側面から転位が排出されたことも確認できた。一方、フォトルミネッセンスのピークシフトを用いた残留応力の評価から、V-MCE構造は残留応力低減化に効果があることも確かめられた。づぎに、V-MCE構造をデバイス作製に応用するため、横型マイクロチャンネルエピタキシー(H-MCE)を用いて、シリコン基板の上にGaAs系発光ダイオード(LED)の製作を試みた。その結果、GaAs基板を用いた参照サンプルと同等な良好な発光特性を得た。以上より、MCEは格子不整合の大きな系の結晶成長において、転位密度、残留応力の低減に効果が高く、MCEを用いれば、シリコン基板上にデバイス作製可能な良好なGaAs層の成長が可能なことがわかった。

为了实现垂直微通道外延（V-MCE），使用SIO_2掩码选择性地蚀刻了底物以创建空腔结构。空腔结构由带有SIO_2掩码的屋檐和由蚀刻形成的腔结构组成。 SIO_2面膜可防止晶体生长过程中的传入材料。另一方面，从开口进入空腔结构的原材料与晶体生长有关。为了比较这些结构，就像太阳在屋檐从两侧延伸的路径上方闪闪发光一样。换句话说，只有路径中间有一个直射的太阳。原材料被馈送到当天的位置，并进行晶体生长。随着生长的进展，生长层变成了壁样层，并最终超过了屋檐的高度。此外，如果选择了晶体生长条件，即使超过SIO_2掩码，该壁结构也可以生长，并且可以实现良好的V-MCE结构。例如，当评估了上述方法生长的V-MCE层时，例如，获得高度为6.4μm，宽度为3.5μm，宽高比为1.8。从蚀刻坑的观察中，脱位密度也降低，并证实了位错从V-MCE的侧面弹出。另一方面，已经证实，通过使用光致发光的峰值移位，V-MCE结构可有效减少残余应力。为了将V-MCE结构应用于设备制造，我们尝试使用水平微通道外观（H-MCE）在硅基板上制造基于GAAS的发光二极管（LED）。结果，获得了与使用GAAS底物的参考样品相当的良好光发射特性。从上面可以发现，MCE在降低晶格不匹配的系统中晶体生长中的脱位密度和残留应力非常有效，并且使用MCE允许在硅底物上生长良好的GAAS层。