Ein ereignisgetriebener Ansatz zum Rapid Prototyping von embedded-control-Systemen

嵌入式控制系统快速原型设计的事件驱动方法

• 批准号: 5275371
• 负责人: Professor Dr. Werner Damm
• 金额: --
• 依托单位: Department für Informatik
• 依托单位国家: 德国
• 项目类别: Priority Programmes
• 财政年份: 1996
• 资助国家: 德国
• 起止时间: 1995-12-31 至 2002-12-31
• 项目状态: 已结题
• 来源: https://gepris.dfg.de/gepris/projekt/5275371?language=en
• 关键词: Ein; ereignisgetriebener; Ansatz; zum; Rapid

Im Rahmen dieses Projektes wird ein Konzept für ein RapidPrototyping Testbett für solche embedded-control Applikationen entwickelt, deren zeitkritische Pfade in der Reaktion auf asynchron auftretende Ereignisse liegen. Ein abgestuftes Architekturkonzept führt dabei in meheren Ausbaustufen zu einer Leistungsklasse, welche die im Rahmenantrag genannten Kenndaten überdeckt. Zentrale Architekturmerkmale sind die vollständige Übertragung der Prozeßauswahl in Abhängigkeit asynchron eintreffender Events auf eine im Prototyp durch FPGAs realisierte Steuerungskomponente, die Verwendung von multi-threaded RISCProzessoren, sowie eine modulare Erweiterbarkeit solcher Boards. Die im Vorhaben geplante Testumgebung unterstützt eine weitestgehend automatische Umsetzung von STATEMATE-Spezifikationen und durch Zeitdiagrammen festgelegten Anforderungsdefinitionen auf dieses Testbett. Insbesondere wird ein Synthesewerkzeug entwickelt, das eine automatische Umsetzung von durch Zeitdiagrammen spezifizierten Realzeitanforderungen erlaubt. Ebenso werden automatisch Kommunikations- und Synchronisationsprotokolle zur Ausführung des generierten Codes auf dem Testbett erzeugt und die durch die Entwickler vorgenommenen Allokations- und Partitionierungsentscheidungen sowohl im Hinblick auf die Berücksichtigung die im Modell enthaltenen Kommunikationsstruktur als auch auf die Einhaltung von Zeitschranken hin analysiert.

IM RAHMEN死亡wird ein konzeptfürein快速培养Dabei在Meheren Ausbaustufen Zu Iner Leistungsklasse，Welche Die Im Rahmenantrag Genanninten KenndatenüberdecktZentrale Architekturmerkmale architekturmerkmale sind volllltragung die die die die die die die die die die die die die die die die die die die die prot otyp durch fpgas realisierte steuerungskomponente，von多线程riscprosesoren，sowie eine eine eine modulare erweiterbarcher董事会Gelegten Afordelegten Auf Diesesstbettt。 Zeitdiagrammen Realzeitanforderungen erlaubt。 Inhaltung von Zeitschranken Hin Analysiert。