CVDプロセスとエッチングプロセスの反応工学的比較考察

CVD工艺与刻蚀工艺反应工程对比研究

基本信息

批准号：
06750789
负责人：
霜垣幸浩
金额：
$ 0.77万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1994
资助国家：
日本
起止时间：
1994 至无数据
项目状态：
已结题

项目摘要

本研究ではプラズマCVDプロセスとエッチングプロセスの関連について反応工学的に検討することを目標とした。具体的には、SiH_4とN_2OからSiO_2薄膜を生成する系において、CF_4を混在させ、CVD反応にエッチング反応を取り込み、プロセスを制御することを試みた。まず、標準的な条件として、全圧1.0Torr,基板温度250℃,RFパワー:30Wにおいて、SiH_4:1.0sccm,N_2O:100sccm,Ar:100sccmに設定し、SiO_2薄膜を形成した。このとき、リソグラフィによりパタ-ニングして形成したミクロンサイズのトレンチ基板にも薄膜を形成し、ステップカバレッジの観測を行ったところ、アスペクト比2.0のトレンチにおいて溝の底部と入口部分の膜厚比(ステップカバレッジ)は10%となった。この値は通常報告されているものとほぼ同等である。ここで、SiO_2をエッチングする作用のあるCF_4を添加することを試みた。具体的には、ガスの全流量およびSiH_4流量は固定のまま、CF_4を添加した分だけAr供給流量を減少させた。その結果、CF_4ガスの濃度の増加に伴って、製膜速度は減少し、ステップカバレッジは向上した。CF_4:100sccmのときには、ステップカバレッジはほぼ100%であった。さらにCF_4が過剰となる条件において製膜を試みても、ステップカバレッジは100%であった。エッチングが進行していれば、表面層のみ選択的にエッチングされる結果として、ステップカバレッジが100%以上になることも予想されるが、RFパワー:30Wの条件では100%に留まっていることから、本実験条件では、CVD反応は起こるがエッチング反応はさほど顕著ではないことが分る。しかし、RFパワーを100W程度に増加させると全く膜形成が起こらず、基板シリコンがエッチングされることも分った。従って、CVDとエッチングが共存するような領域もあることが、明らかとなり、今後さらなる検討を行うこととした。一方、CF_4に由来するフッ素の膜中への取り込み状況についても分析を行った。XPSにより、評価を行ったところ、最大で20%のフッ素含有量を確認した。フッ素が酸化膜中に含有されると薄膜の誘電率が減少することが報告されている。また、酸化物薄膜の誘電率はデバイス高速化に際し、RC時定数に代表される信号伝達遅延を引き起こすため、なるべく誘電率の低い材料を用いる必要がある。そこで、ここで得られたSiO_2薄膜の誘電率を評価したところ、フッ素含有量の増大に伴って、誘電率は低下していることが分った。結論として、CF_4を反応系に添加することによってSiO_2薄膜のステップカバレッジの改善,誘電率の低下を達成することができた。これらの結果は、来たる1995年3月に開催される応用物理学会にて口頭発表を行う予定である。

这项研究旨在研究反应工程基础的血浆CVD过程与蚀刻过程之间的关系。具体而言，在SIO_2薄膜是由SIH_4和N_2O产生的系统中，混合了CF_4，并将蚀刻反应纳入CVD反应中以尝试控制该过程。首先，作为标准条件，SIO_2薄膜的总压为1.0 Torr，基板温度为250°C，RF功率为30 W，SIH_4：1.0 SCCM，N_2O：100 SCCM：100 SCCM和AR：100 SCCM。目前，还在微米大小的沟渠底物上形成了薄膜，该基材是通过光刻图案形成的，并观察到台阶覆盖范围，并且凹槽底部的厚度比（步骤覆盖率）和沟槽的入口部分，长宽比为2.0为10％。该值大致等于通常报告的值。在这里，它试图添加CF_4，它具有蚀刻SIO_2的效果。具体而言，将总的气流速和SIH_4流速保持固定，并通过添加的CF_4量减少AR供应流量。结果，随着CF_4气体浓度的增加，膜形成速度降低并提高了阶跃覆盖率。在CF_4：100SCCM时，台阶覆盖范围几乎为100％。此外，即使在CF_4过度的条件下尝试胶片形成，步骤覆盖率也为100％。如果蚀刻的进展，则可以预期，由于选择性蚀刻仅在表面层上蚀刻而导致的阶跃覆盖率将为100％或更高，但是在RF功率下仅100％：30W，因此可以看到CVD反应发生，但在实验条件下蚀刻反应并不是很明显。但是，已经发现，如果RF功率增加到约100W，则不会发生膜形成，并且底物硅被蚀刻。因此，很明显，在某些领域，CVD和蚀刻共存的领域，现在将来正在考虑进一步的考虑。另一方面，还分析了从CF_4衍生成膜的氟的掺入。使用XPS进行评估，并确认氟含量高达20％。据报道，当氧化物膜中包含氟时，薄膜的介电常数会降低。此外，当氧化物薄膜的介电常数在设备速度中增加时，有必要使用具有尽可能低介电常数的材料，因为介电常数会导致信号传输延迟，例如RC时间常数。因此，当评估此处获得的SIO_2薄膜的介电常数时，发现介电常数随氟含量的增加而降低。总之，通过将CF_4添加到反应系统中，可以改善SIO_2薄膜的介电常数的阶跃覆盖率和减少。这些结果将于1995年3月在即将到来的应用物理学会口头呈现。