VLSI Implementation of New Architectures Using High-Level Synthesis System-Design of Multithreaded Processor

使用高级综合系统-多线程处理器设计的VLSI实现新架构

基本信息

批准号：
06452247
负责人：
SHIRAKAWA Isao
金额：
$ 3.9万
依托单位：
Osaka University
依托单位国家：
日本
项目类别：
Grant-in-Aid for General Scientific Research (B)
财政年份：
1994
资助国家：
日本
起止时间：
1994 至 1995
项目状态：
已结题

项目摘要

In this project, we attempted VLSI implementation of processors based on a new architecture called multithreaded processing, which aims at boosting the processing speed of digital image generation.A multithreaded processor has multiple instruction decoders and register files to execute multiple instruction streams (threads), with functional units shared by the threads for high operating ratio. Although the architecture is both cost-effective and high in performance, there had been no reported implementation because the control of multiple threads on shared functional units was highly complicated and thus made the design difficult.We made use of high-level synthesis system to meet this problem ; we designed the control unit of the processor in behavioral specification language and then compile them into hardware by the synthesis system. This approach significantly the reduced the design complexity and made the VLSI implementation of a multithreaded processor possible.We also made investigation to support this approach ; we developed a new algorithm for high-level synthesis, highly memory efficient data structure of logic function for logic synthesis, and an systematic approach for module clustering in VLSI layout.

在此项目中，我们尝试了基于一个称为多线程处理的新体系结构对处理器的实现，该架构旨在提高数字图像生成的处理速度。多线程处理器具有多个指令解码器和注册文件来执行多个指令流（线程），线程流（线程），，线程流（线程），，线程（线程），，线程解码器和注册文件。线程共享的功能单元以高操作比率。尽管该体系结构既具有成本效益又高性能，但没有报告实施，因为在共享功能单元上对多个线程的控制非常复杂，因此使设计很困难。我们利用高级合成系统来满足。这个问题；我们在行为规范语言中设计了处理器的控制单元，然后通过合成系统将其编译为硬件。这种方法显着降低了设计的复杂性，并使VLSI实施了多线程处理器。我们还进行了调查以支持这种方法。我们开发了一种用于高级合成，逻辑合成逻辑函数的高度存储器数据结构的新算法，以及在VLSI布局中用于模块群集的系统方法。

项目成果

期刊论文数量（52）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

K.Kimura, H.Hirata, T.Kiyohara, S.Asahara, T.Sagishima, T.Onoye, and I.Shirakawa: "Evaluation method of microarchitecture for multithreaded processor" Proc.IEEE International Symposium on Industrial Electronics. 53-58 (1994)

K.Kimura、H.Hirata、T.Kiyohara、S.Asahara、T.Sagishima、T.Onoye 和 I.Shirakawa：“多线程处理器微体系结构的评估方法”Proc.IEEE 国际工业电子研讨会。

DOI：
发表时间：
期刊：
影响因子：
0
作者：
通讯作者：

正城敏博,尾上孝雄,白川功,平田博章,木村浩三,浅原重夫,鷺島敬之: "“画像生成用多重スレッドプロセッサの高位合成手法による設計"" 第7回回路とシステム軽井沢ワークショップ. 61-66 (1994)

Toshihiro Masashiro、Takao Onoue、Isao Shirakawa、Hiroaki Hirata、Kozo Kimura、Shigeo Asahara、Noriyuki Sagishima：“使用高级合成技术生成图像的多线程处理器的设计”第 7 届电路与系统轻井泽研讨会 61-66（ 1994）