The Realization of Next-Generation Integrated Millimeter-Wave Systems Based On Ultra-Low-Noise Frequency Synthesis Techniques

基于超低噪声频率合成技术的下一代集成毫米波系统的实现

• 批准号: 22KJ0659
• 负责人: 長田 将
• 金额: $ 1.41万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2023
• 资助国家: 日本
• 起止时间: 2023-03-08 至 2024-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-22KJ0659/
• 关键词: Phase Locked Loop; Harmonic-Mixer; Fractional-N PLL; IC Design; 周波数シンセサイザ; 高調波ミキサ; フィルタリング; 低ノイズ化; 高効率; 最適設計手法; リング型発振器

周波数シンセサイザとして様々な応用で必須になる位相同期回路 (Phase-Locked-Loop: PLL)、特にその中でも容易に低位相雑音を達成できる高調波ミキサに基づいたフラクショナル型位相同期回路に取り組んだ。当初の予定では既存の構造をミリ波帯に拡張することを目標としていたが、考察を進める中で性能向上を可能とする新規な構造やこれらを上手く活かした応用が挙がったためミリ波帯にこだわらずに研究を進め、特に今年度はリング発振器に基づくPLLの研究に取り組んだ。従来のPLLで用いられるのはインダクタを用いたLC型発振器がほとんどであるが、インダクタの大きな面積によるコストの上昇や磁気的カップリングによる性能劣化などの課題がある。一方リング型発振器はこれらの問題の多くを解決できる一方でLC型発振器と比べてノイズが大きいため多くの場合用いることは容易でない。そこで本研究では高調波ミキサ型の構造を補助PLLを用いたフィルタリング効果と組み合わせることで発振器のノイズを非常に効果的に抑えられる構造を実現し、リング発振器を用いても十分低いノイズを達成できることを示した。こちらの成果は国際学会にて発表済みである。また、高調波ミキサ型のPLLはここ数年注目され始めた構造であるため未だに設計手法や気をつけるべき点がはっきりしておらず場当たり的な設計が行われることが多い。よって高調波ミキサ型のPLLに関する解析とそれに基づいた最適設計手法を提案することを当初より目標としてきたが、こちらを今年度論文としてまとめた。高調波ミキサはサンプル・ホールド回路に基づくため性能劣化につながりうるトーンが発生してしまう場合があり、これらを抑えるために適切なフィルタを設計する必要がある。論文ではこれらのトーンが発生するメカニズムを解析により説明付け、それに基づいてフィルタの設計指針とケーススタディを示した。

我们研究锁相环（PLL），它在各种应用中作为频率合成器是必不可少的，特别是基于谐波混频器的分数锁相环，它可以轻松实现低相位噪声。最初的计划是将现有结构扩展到毫米波频段，但随着我们继续考虑可以提高性能的新结构以及能够充分利用这些结构的应用，我们决定不拘泥于毫米波频段。今年，我们特别关注基于环形振荡器的锁相环的研究。传统的PLL大多采用使用电感器的LC型振荡器，但存在因电感器面积大而导致成本增加以及因磁耦合导致性能下降等问题。另一方面，虽然环形振荡器可以解决许多这样的问题，但在许多情况下并不容易使用，因为它比LC型振荡器具有更高的噪声。因此，在本研究中，我们通过将谐波混频器型结构与使用辅助 PLL 的滤波效果相结合，实现了一种可以非常有效地抑制振荡器噪声的结构，并且我们已经证明，即使使用环，也可以实现足够低的噪声。振荡器显示。这些成果已经在国际学术会议上发表。此外，谐波混频器型PLL的结构是近年来才开始受到关注的，因此设计方法和注意事项尚不清楚，并且经常进行临时设计。因此，我们从一开始的目标就是分析谐波混频器型PLL并提出基于它们的优化设计方法，并于今年将其编译为论文。由于谐波混频器基于采样保持电路，因此它们会产生会降低性能的音调，因此必须设计适当的滤波器来抑制这些音调。本文通过分析解释了这些音调的产生机制，并在此基础上提出了滤波器设计指南和案例研究。

项目成果

A fractional-N MASH2-k FDC phase-locked loop architecture enabling higher-order quantisation noise shaping

小数 N MASH2-k FDC 锁相环架构可实现高阶量化噪声整形

• DOI: 10.1049/ell2.12436
• 发表时间: 2022
• 期刊: IET Electronics Letters
• 作者: R. Iwashita;Z.Xu;M. Osada;and T. Iizuka
• 通讯作者: and T. Iizuka

A 10-GHz Inductorless Cascaded PLL with Zero-ISF Subsampling Phase Detector Achieving -63-dBc Reference Spur, 175-fs RMS Jitter and -240-dB FOMjitter

具有零 ISF 二次采样鉴相器的 10GHz 无电感级联 PLL，可实现 -63dBc 参考杂散、175fs RMS 抖动和 -240dB FOM 抖动

• 发表时间: 2022
• 作者: Z. Yang;Z. Xu;M. Osada;and T. Iizuka
• 通讯作者: and T. Iizuka

Analysis of Offset Spurs in Phase-Locked-Loops Employing Harmonic-Mixer-Based Feedback With Sample-and-Hold Operation

采用基于谐波混频器的反馈和采样保持操作的锁相环中的偏移杂散分析

• DOI: 10.1109/tcsi.2022.3206837
• 发表时间: 2022
• 期刊: IEEE Transactions on Circuits and Systems I: Regular Papers
• 作者: Osada Masaru;Xu Zule;Shibata Ryoya;Iizuka Tetsuya
• 通讯作者: Iizuka Tetsuya

An Inductorless Fractional-N PLL Using Harmonic-Mixer-Based Dual Feedback and High-OSR Delta-Sigma-Modulator with Phase-Domain Filtering

使用基于谐波混频器的双反馈和具有相域滤波的高 OSR Delta-Sigma 调制器的无电感器小数 N PLL

• 发表时间: 2022
• 作者: R. Iwashita;Z.Xu;M. Osada;and T. Iizuka;Masaru Osada
• 通讯作者: Masaru Osada