The Realization of Next-Generation Integrated Millimeter-Wave Systems Based On Ultra-Low-Noise Frequency Synthesis Techniques

基于超低噪声频率合成技术的下一代集成毫米波系统的实现

基本信息

批准号：
22KJ0659
负责人：
長田将
金额：
$ 1.41万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2023
资助国家：
日本
起止时间：
2023-03-08 至 2024-03-31
项目状态：
已结题

项目摘要

周波数シンセサイザとして様々な応用で必須になる位相同期回路 (Phase-Locked-Loop: PLL)、特にその中でも容易に低位相雑音を達成できる高調波ミキサに基づいたフラクショナル型位相同期回路に取り組んだ。当初の予定では既存の構造をミリ波帯に拡張することを目標としていたが、考察を進める中で性能向上を可能とする新規な構造やこれらを上手く活かした応用が挙がったためミリ波帯にこだわらずに研究を進め、特に今年度はリング発振器に基づくPLLの研究に取り組んだ。従来のPLLで用いられるのはインダクタを用いたLC型発振器がほとんどであるが、インダクタの大きな面積によるコストの上昇や磁気的カップリングによる性能劣化などの課題がある。一方リング型発振器はこれらの問題の多くを解決できる一方でLC型発振器と比べてノイズが大きいため多くの場合用いることは容易でない。そこで本研究では高調波ミキサ型の構造を補助PLLを用いたフィルタリング効果と組み合わせることで発振器のノイズを非常に効果的に抑えられる構造を実現し、リング発振器を用いても十分低いノイズを達成できることを示した。こちらの成果は国際学会にて発表済みである。また、高調波ミキサ型のPLLはここ数年注目され始めた構造であるため未だに設計手法や気をつけるべき点がはっきりしておらず場当たり的な設計が行われることが多い。よって高調波ミキサ型のPLLに関する解析とそれに基づいた最適設計手法を提案することを当初より目標としてきたが、こちらを今年度論文としてまとめた。高調波ミキサはサンプル・ホールド回路に基づくため性能劣化につながりうるトーンが発生してしまう場合があり、これらを抑えるために適切なフィルタを設計する必要がある。論文ではこれらのトーンが発生するメカニズムを解析により説明付け、それに基づいてフィルタの設計指針とケーススタディを示した。

我们已经研究了相锁环（PLL），这对于作为频率合成器的各种应用至关重要，尤其是基于谐波混合器的分数相锁定电路，该电路可以很容易地实现低相位噪声。最初的计划是将现有结构扩展到毫米波带，但是随着我们进行研究，已经提到了允许进行性能改进的新结构和应用这些结构充分利用这些结构，因此我们继续进行研究，而无需关注毫米波带，而今年我们特别努力研究基于环振荡器的PLL。大多数常规的PLL是使用电感器的LC型振荡器，但是由于电感器的大面积和由于磁耦合而导致的性能恶化，因此存在一些问题。另一方面，环振荡器可以解决许多此类问题，但是在许多情况下它们并不容易使用，因为它们比LC振荡器更大。因此，在这项研究中，我们表明，通过使用辅助PLL将谐波混合型结构与滤波效应相结合，可以有效抑制振荡器噪声的结构，即使使用环振荡器也可以实现足够低的噪声。这项工作的结果已在国际科学学会上提出。此外，近年来，谐波混合器类型PLL一直在引起人们的关注，因此，要小心的设计方法和点仍然不清楚，并且经常进行许多临时设计。因此，我们的目标是首先提出对谐波混合型PLL和基于它们的最佳设计方法的分析，但这是今年的论文。由于谐波混合器基于样品和保持电路，因此可能会导致性能降解的音调，并且需要设计适当的过滤器来抑制它们。本文分析了这些音调发生的机制，并基于这些机制，我们提供了过滤器设计指南和案例研究。