TSV-less 3D-Stacked SRAM

无 TSV 3D 堆叠 SRAM

基本信息

批准号：
21J11729
负责人：
柴康太
金额：
$ 0.96万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2021
资助国家：
日本
起止时间：
2021-04-28 至 2023-03-31
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-21J11729/
关键词：
集積回路三次元積層 SRAM チップ間通信誘導結合通信 CMOS LSI EDA

项目摘要

2022年度は前年度に考案した2つの手法の測定をおこなった。1つ目はSRAMマクロ上に配置したコイルを用いたマルチドロップ通信である。SRAMマクロ上にコイルを配置して通信できれば面積効率を飛躍的に向上させることができるが、SRAMマクロ上の電源配線によって磁界の減衰が起こることが課題である。この課題に対して考案したSRAMマクロと通信コイルの新物理配置手法を実証するために、テストチップを試作し測定をおこなった。測定の結果として、シミュレーション結果と同等の30%の磁界減衰が観測され、新規物理配置手法が磁界減衰の抑制および面積効率の飛躍的向上に有効であることを示した。2つ目は小さな受信信号の検知である。新物理配置手法によって磁界の減衰が抑制されたが、依然として30%の磁界減衰が残ることで受信信号が小さくなる。この小さい受信信号を検知するために考案した新同期式送受信回路を実証するために、テストチップを試作し測定をおこなった。測定の結果として、従来の非同期送受信回路では送信器の消費電力を増やす必要があったが、新同期式送受信回路では送信器の消費電力を増やさずに通信が可能であることを示した。また、2種類の新同期式送受信方式を考案するとともに、その最高データレートやエネルギー効率のトレードオフを解析した。これらの技術を用いた三次元積層SRAMの容量や帯域の議論を論文としてまとめ、国際学術論文誌(Journal of Solid-State CircuitsやSolid-State Circuits Letters含む)や国内外の会議(Hot ChipsやA-SSCC含む)で発表した。

在2022年，我们测量了上一年设计的两种方法。第一个是使用安排在SRAM宏上的线圈进行多抽水通信。尽管如果可以在SRAM宏上排列线圈并进行通信，则可以显着提高面积效率，但问题是由于SRAM宏上的电源接线而发生磁场衰减。为了证明我们为此问题设计的SRAM宏和通信线圈的新物理布置方法，我们创建了一个测试芯片并进行了测量。由于测量结果，观察到了相当于模拟结果的30％磁场衰减，这表明新的物理布置方法有效抑制磁场衰减并大大提高面积效率。第二个是检测小型信号。尽管新的物理布置方法抑制了磁场的衰减，但仍有30％的磁场衰减仍然导致接收的信号很小。为了演示旨在检测该小型信号的新同步收发器电路，构建并测量了测试芯片。由于测量值，有必要在常规的异步发射器/接收器电路中增加发射器的功耗，但是新的同步发送器/接收器电路可以允许在不增加发射器功耗的情况下进行通信。此外，设计了两种新的同步传输和接收方法，并分析了最高数据速率和能源效率之间的权衡。本文总结了使用这些技术的三维堆叠SRAM的能力和带宽的讨论，并在国际学术期刊（包括固态电路和固态通电杂志杂志）以及国内和国际会议（包括热芯片和A-SSCC）中进行了讨论。