TSV-less 3D-Stacked SRAM

无 TSV 3D 堆叠 SRAM

基本信息

批准号：
21J11729
负责人：
柴康太
金额：
$ 0.96万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2021
资助国家：
日本
起止时间：
2021-04-28 至 2023-03-31
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-21J11729/
关键词：
集積回路三次元積層 SRAM チップ間通信誘導結合通信 CMOS LSI EDA

项目摘要

2022年度は前年度に考案した2つの手法の測定をおこなった。1つ目はSRAMマクロ上に配置したコイルを用いたマルチドロップ通信である。SRAMマクロ上にコイルを配置して通信できれば面積効率を飛躍的に向上させることができるが、SRAMマクロ上の電源配線によって磁界の減衰が起こることが課題である。この課題に対して考案したSRAMマクロと通信コイルの新物理配置手法を実証するために、テストチップを試作し測定をおこなった。測定の結果として、シミュレーション結果と同等の30%の磁界減衰が観測され、新規物理配置手法が磁界減衰の抑制および面積効率の飛躍的向上に有効であることを示した。2つ目は小さな受信信号の検知である。新物理配置手法によって磁界の減衰が抑制されたが、依然として30%の磁界減衰が残ることで受信信号が小さくなる。この小さい受信信号を検知するために考案した新同期式送受信回路を実証するために、テストチップを試作し測定をおこなった。測定の結果として、従来の非同期送受信回路では送信器の消費電力を増やす必要があったが、新同期式送受信回路では送信器の消費電力を増やさずに通信が可能であることを示した。また、2種類の新同期式送受信方式を考案するとともに、その最高データレートやエネルギー効率のトレードオフを解析した。これらの技術を用いた三次元積層SRAMの容量や帯域の議論を論文としてまとめ、国際学術論文誌(Journal of Solid-State CircuitsやSolid-State Circuits Letters含む)や国内外の会議(Hot ChipsやA-SSCC含む)で発表した。

2022 财年，我们使用前一年设计的两种方法进行了测量。第一种是使用放置在 SRAM 宏上的线圈进行多点通信。如果通过在SRAM宏上放置线圈来实现通信，则可以显着提高面积效率，但问题是SRAM宏上的电源布线会导致磁场衰减。为了演示为解决这个问题而设计的 SRAM 宏和通信线圈的新物理排列方法，我们制作了测试芯片原型并进行了测量。测量结果观察到磁场衰减为30%，与模拟结果相当，表明新的物理排列方法可以有效抑制磁场衰减并显着提高面积效率。第二是检测小接收信号。尽管采用新的物理放置方法抑制了磁场衰减，但仍有30%的磁场衰减，导致接收信号较弱。为了演示用于检测这种小接收信号的新型同步发射器/接收器电路，我们制作了测试芯片原型并进行了测量。测量结果表明，传统的异步发送器/接收器电路需要增加发送器功耗，而新的同步发送器/接收器电路可以在不增加发送器功耗的情况下进行通信。此外，我们设计了两种新型同步传输和接收方法，并分析了它们在最大数据速率和能源效率方面的权衡。我们编写了一篇论文，讨论了使用这些技术的三维堆叠SRAM的容量和带宽，并将其发表在国际学术期刊（包括Journal of Solid-State Circuits和Solid-State Circuits Letters）以及国内外会议（Hot芯片和 A - 包括 SSCC）。